烧烤团子

文中所说的驱动下载地址已丢失。

在组合型always块中使用阻塞式赋值，在时钟型always块中使用非阻塞式赋值。不遵循此规则会导致非确定性且在仿真和合成的硬件之间不同的极难发现的错误。时钟型always块创建了一个与组合型always块类似的组合逻辑块，但还在组合逻辑块的输出处创建了一组触发器（或“寄存器”）。与组合逻辑块的输出立即可见不同，输出只在下一个（posedge clk）之后立即可见。仅在不在过程（"always block"）中使用时可用。过程非阻塞式赋值：（x

对于组合always块，总是使用(*）的敏感性列表。明确列出信号是容易出错的（如果你漏掉一个），并且在硬件合成中会被忽略。如果你明确指定了敏感性列表但漏掉了一个信号，合成后的硬件将仍然按照(*)指定的方式工作，但仿真将不会与硬件的行为相匹配。关于wire和reg的注意事项：assign语句的左边必须是一个网络类型（如wire），而过程赋值（在always块中）的左边必须是一个变量类型（如reg）。这些类型（wire vs. reg）与合成的硬件无关，只是Verilog作为硬件仿真语言的语法剩下的部分。