- 博客(3)
- 收藏
- 关注
RSS订阅原创 从“皮毛”到核心：FPGA新人的第一张实战路线图
你是否曾满怀热情地写下一段代码，却在上板后得到一堆乱码，然后陷入漫长的调试，却不知问题根源？你是否看着网络上那些“FPGA实现图像处理”、“FPGA加速AI”的炫酷项目，回头却觉得自己做的都是“打杂”的活儿，想深入却不知从何下手？你看，一个看似复杂的方向，被拆解成了四周清晰、可执行的小任务。通过这“五步法”，你不再是“看”代码，而是在“解剖”和“理解”一个完整的作品。现在，请从下表中选择一个作为你未来2-4周的业余时间项目，它将是你的。看得少，自然写不好。你的FPGA工程师之路，就从这半小时的动手开始。
2025-10-20 20:03:46
248
原创 CAM350软件进行gerber文件对比
4.重复步骤1到3，加载待对比的gerber文件，加载完成之后选择左侧的数据——图层，即可以显示两次加载的gerber文件的所有图层。7.选择对比的不同层，在多次图层对比后，需要更改显示图层图中1处，默认打开第一次对比的结果，列表查看可以局部查看每一处不同。2.选择gerber文件存放文件夹，不需要选择到具体某一个文件，选择该文件夹即可，选择单位为公制，再选择下一页。3.单击其中任一图层，单位修改成公制，选中运用至全部，确定，完成，等到文件加载完成。5.对比待对比的图层，选择分析——比较图层。
2024-10-22 15:38:42
3976
2
原创 cadence文件转AD文件
根据DRC检测报告详细修改报错问题，直到DRC运行没有错误，不过有些错误可以忽略，但是需要保证：Clearance Constraint;再次打开工程，工程文件自动保存在步骤3中.brd文件的相同文件夹中，转换之后的PCB文件中放置在Imported DTC_CDA128_V0_4_pcb.PrjPcb子文件夹中。运行DRC检查（工具——设计规则检查），在RDC报告选项中停止检测设定数字大一点，保证DRC所有错误可以显示（设定值太小，可能存在比较严重的错误没有检测到就停止检测了）
2024-10-22 15:32:47
6485
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人