- 博客(12)
- 收藏
- 关注
RSS订阅原创 计算机系统结构 第二版【第一题】
传统DMA技术的一种扩展，允许设备直接与内存交换数据而不经过CPU干预，而在虚拟化环境中，虚拟DMA进一步允许虚拟机直接访问物理内存，提高了数据传输效率，同时保持了虚拟机间的安全隔离。：计算机中数据是如何编码和组织的规则，包括数值（整数、浮点数）、字符、布尔值等的基本表示形式，以及数据类型、字节序（大端或小端）、对齐要求等，决定了数据如何存储和处理。：复杂指令集计算机，设计有大量多功能指令，单条指令可完成较复杂的操作，如加载并计算等，旨在减少指令数，但可能导致处理器设计复杂，执行效率不均。
2024-06-24 20:41:29
790
原创 使用websocket和Vue2中的props实时更新数据
WebSocket则为应用程序提供了全双工（full-duplex）的通信渠道，允许服务器和客户端在建立连接后随时主动向对方发送数据。：由于WebSocket仅需建立一次连接，而后复用该连接传输多次数据，相比HTTP轮询减少了建立和断开连接的次数，从而节省了网络资源和服务器负载。：WebSocket建立了一条持久的双向通信通道，数据可以在服务器和客户端之间即时传输，几乎消除了传统HTTP请求中的延迟。
2024-06-14 10:55:44
2000
2
原创 Vuex在vue2中的使用
在 Vue 2 中，Vuex 是一个流行的状态管理模式和库。用于在 Vue.js 应用程序中管理组件之间的共享状态。Vuex ： 专门在Vue中实现集中式状态（数据）管理的一个Vue插件，对Vue应用中多个组件的共享状态进行集中式管理（读/写）,是组件间通信方式，适用于。
2024-06-13 00:44:51
406
原创 map使用
map方法是一个常用的数组方法，用于将数组的每个元素映射到一个新元素，并返回一个新的数组。从一个对象数组中提取某个属性并创建一个新数组，可以使用其他方法，如for循环、for...of循环、forEach配合一个额外的数组来收集结果，或者数组推导式（也称为箭头函数和map的简写）。以下是一些示例方法，这些方法将实现与原始map。
2024-06-11 21:34:18
441
原创 用如何modelsim创建一个verilog项目及创建新项目的常见问题
【代码】用如何modelsim创建一个verilog项目及创建新项目的常见问题。
2023-10-12 22:07:29
1434
原创 Verilog HDL 基本要素 （4）
模块级建模模块调用的基本格式同一个模块在当前模块被多次调用模块端口对应方式 （ 1 ）端口位置对应方式（ 2 ）端口名对应方式门级建模（1）Verilog HDL基本门级元件的类型（2）门级模块调用开关级建模...
2022-06-12 23:24:31
938
原创 Verilog HDL 基本要素（2）
Verilog 行为语句1.过程语句always过程语句initial过程语句2.赋值语句持续赋值语句过程赋值语句3.循环语句for语句（与C语言相似）forever 语句while语句repeat语句4.编译指示语句系统函数
2022-05-24 22:12:14
2287
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人