
存内计算产学研融合
文章平均质量分 82
存内计算开发者社区
专注存内计算
展开
-
ISSCC 25 14.3论文详解:面向卷积神经网络与 Transformer 的 28 纳米、17.83 - 62.84TFLOPS/W 广播对齐浮点存内计算宏单元
东南大学司鑫教授团队在ISSCC 2025上发表了一篇关于存内计算(CIM)的论文,提出了一种新型的广播对齐非二进制补码浮点存内计算宏(B-A-N2CMAC FP-CIM)。该研究针对高精度和高能效边缘AI芯片的需求,解决了传统浮点计算中的精度损失、性能损失和面积开销问题。通过创新的广播输入、嵌入式区域高效自适应对齐方案和格式混合的N2CMAC,该芯片在28nm工艺下实现了64kb的B-A-N2CMAC FP-CIM宏,支持BF16和INT8两种数据类型。原创 2025-05-12 14:56:17 · 994 阅读 · 0 评论 -
【ISSCC】论文详解-34.6 28nm 72.12TFLOPS/W混合存内计算架构
在基于外积的双模CIM架构中,文章使用了多种方法以提升能效EF,使用CSR格式存储数据以处理稀疏矩阵、执行外积运算以避免使用大扇入的多级加法器树,但是文章在进行双模计算时有着组件空闲的问题,在INT模式下,有关指数、符号数等计算组件处于空闲状态,双模情况下的硬件利用率仍是一个具有挑战性的问题。以具体的乘累加操作为例,如下图2所示,对于W[7:0]×A[7:0]的乘累加操作,首先通过如下所示的公式转换可以将其分为乘法和累加两种操作,分别用橙色和蓝色标注,橙色部分用模拟CIM执行,蓝色部分用数字CIM执行。原创 2024-09-04 16:47:02 · 2046 阅读 · 0 评论 -
北京大学-知存科技存算一体联合实验室揭牌,开启知存科技产学研融合战略新升级
在合作项目层面,知存科技将联合蔡一茂院长、吴燕庆研究员、唐希源研究员等顶级学者及课题组,围绕Flash存算一体技术,模拟存算一体高能效ADC技术,以及新材料存算一体技术展开共研,促进存算一体芯片领域的技术创新和成果转化。基于联合实验室,知存科技与北京大学集成电路学院将成立管理委员会,制定立项章程并对立项进行建议和管理,组织定期学术交流、立项讨论,帮助研究项目更贴近产业需求、更迅速落地转化,为人工智能创新发展注入强大的动力。知存科技创始人兼CEO王绍迪作专题报告《多模态大模型时代的存内计算发展》原创 2024-05-07 21:00:00 · 1305 阅读 · 1 评论