小梅哥Xilinx FPGA学习笔记7——语法（阻塞与非阻塞赋值）

都教授_

已于 2023-11-15 18:16:31 修改

阅读量292

点赞数

分类专栏：小梅哥Xilinx ZYNQ 7000系列学习笔记文章标签： fpga开发学习笔记

于 2023-11-15 18:11:00 首次发布

本文链接：https://blog.youkuaiyun.com/m0_51430584/article/details/134425125

版权

小梅哥Xilinx ZYNQ 7000系列学习笔记专栏收录该内容

22 篇文章 ¥9.90 ¥99.00

订阅专栏

本文介绍了FPGA设计中阻塞赋值与非阻塞赋值的区别，强调了在时序逻辑和组合逻辑中应采用的赋值方式。详细阐述了两种赋值方式的执行顺序、符号特点以及对仿真结果的影响，并通过四种方法的对比总结了它们的应用场景。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

一、第一种方法

注意：

在做时序逻辑的时候，一律使用“<=”z这种非阻塞赋值写法。

在做组合逻辑的时候，一律使用“=”这种阻塞赋值写法。

阻塞赋值与非阻塞赋值,只有在时序逻辑中才有

//不是阻塞赋值，也不是非阻塞赋值，因为是组合电路
always@(a,b,c)begin //相当于always@(*)
        case({a,b,c})//位拼接，{a,b,c}三位信号
            3'b000:out = 8'b0000_0001;
            3'b001:out = 8'b0000_0010;
            3'b010:out = 8'b0000_0100;
            3'b011:out &#

了解本专栏