后端学习笔记：天线效应-优快云博客

本文链接：https://blog.youkuaiyun.com/m0_46675718/article/details/147227829

MOS晶体管栅氧化层极易因静电放电（ESD）受损，尤其是在芯片制造的多层金属化工艺中。下层金属线在加工过程中积累的静电荷可能击穿栅氧化层并导致芯片失效，这一现象被称为“天线效应”（Antenna Effect）。

**防护机制与限制条件**
1. **金属面积限制**
为防止栅氧化层损伤，需限制在特定金属掩模阶段连接到栅极的金属面积。若金属面积超标，需通过反向偏置二极管提供放电路径以保护栅极。例如，在深亚微米工艺中，金属跳线技术（如向上跳层）可有效减小等效天线面积，但需权衡通孔引入的电阻和时序影响。

2. **输出端扩散区的保护作用**
输出引脚（如漏极或源极）的扩散区（Diffusion Areas）通过泄放电荷，可为输入端栅氧化层提供天然保护。然而，制造过程中未连接的金属线可能形成“悬空天线”，导致电荷积累风险。

3. **天线比率（Antenna Ratio）**
多数工艺规范中，天线属性通过“天线比率”量化，即悬空金属面积与栅极面积的比值。该比值可为固定阈值（如1,000:1），或通过特定公式（如考虑工艺层数的累积效应）动态计算。例如，铜工艺中计算金属底面积（长×宽），而铝工艺则需考虑侧面积（周长×厚度）。

**应用场景与扩展**
- **反向二极管保护**：二极管在正常工作时处于截止状态，仅在电荷积累时导通泄放，是厂商推荐的解决方案。
- **跳线优化**：通过跨层布线减少单层金属暴露面积，但需结合工艺步骤（如铜的大马士革工艺）调整策略。
- **设计验证**：在版图阶段需重点检查长导线、MIM电容及特殊阱结构（如DNW）区域的天线效应风险。