- 博客(155)
- 收藏
- 关注
RSS订阅原创 硬核CSS：晶振停振瞬间，硬件自动“跳伞”保住最后一口气
《CSS时钟安全系统：晶振故障的硬件"急救员"》摘要 CSS是ARM芯片内置的时钟安全机制，能在HSE外部晶振停振时（2-8μs内）自动切换至8MHz内部HSI时钟，并通过NMI中断实现应急处理。关键特性：1）切换过程完全硬件执行，速度快于软件响应；2）触发后只能复位解除，NMI中断中仅能进行关键数据保存等简单操作；3）使能后不可逆，建议量产阶段启用；4）时钟降频会导致外设参数异常，需全局标志辅助复位后恢复。通过短路晶振或软件关闭HSE可测试CSS功能，该机制虽不能恢复系统，但能有效防止
2026-08-23 23:39:12
293
原创 终端电阻硬核拆解：不接120Ω，RS485信号“撞墙反弹”乱码
摘要（149字）： RS485通信中，末端未接120Ω终端电阻会导致信号反射引发乱码，原理类似水波撞墙反弹。匹配电阻通过吸收反射能量（反射系数Γ=0）消除干扰，但带来约150mW功耗。短距离/低波特率可省略，长距离需两端各接120Ω电阻（误用1kΩ仍有79%反射）。示波器检测波形回勾、振铃可判断匹配问题，电阻值须严格匹配线缆特性阻抗（通常120Ω）。终端电阻是消除信号反射的关键，正确使用可显著提升通信稳定性。
2026-08-22 23:24:24
366
原创 看门狗硬核拆解：1.6秒不喂狗，硬件强制“掀桌子”
摘要：文章深入解析看门狗（WDT）硬件机制，以MAX706芯片为例，说明其1.6秒未收到喂狗信号即强制复位的原理。关键点包括：喂狗间隔需兼顾主循环耗时与安全冗余；通过ARM32寄存器区分复位源；调试时需规避看门狗冲突（如断点超时）；建议将喂狗操作移至定时器中断以避免主循环阻塞。文章强调外部看门狗是系统抗死机的最后防线，并提供了中断喂狗代码模板，指出合理设计喂狗逻辑对系统稳定性的重要性。（150字）
2026-08-21 23:21:49
359
原创 IDLE中断：串口收完一帧数据，硬件自动“吹哨”
摘要：USART的空闲中断（IDLE）提供了一种高效接收不定长串口数据的硬件方案，无需软件定时器或延时。它能在总线空闲时自动触发，适用于Modbus-RTU等协议。结合DMA可大幅降低CPU占用率。使用时需注意中断处理顺序、误触发防护，并确保正确配置中断使能位。这一方案显著提升了串口通信效率。
2026-08-20 23:17:11
319
原创 影子寄存器“瞒天过海”：改ARR立刻生效？No，等周期结束再说！
【摘要】影子寄存器是定时器关键参数的安全缓冲机制。当修改ARR/PSC值时，ARPE位决定生效时机：ARPE=0即时生效（可能导致脉冲畸形），ARPE=1等待当前周期结束（平滑过渡）。PSC寄存器强制影子缓冲，而UG位可强制立即更新。特别在OPM单脉冲模式下，修改ARR需配合UG位使用。ARR=0时产生极限高频脉冲，但受GPIO速度限制。理解影子寄存器机制（书稿6.4节核心内容）能有效避免PWM控制中的脉冲异常和电机抖动问题，ARPE=1是多数应用的安全选择。
2026-08-20 00:09:24
351
原创 EXTI“一线多挂”陷阱：PA0和PB0同时触发，中断函数懵了
【摘要】EXTI中断设计中，"一线多挂"（如PA0、PB0共用EXTI0线）会导致中断源混淆，类似多个房间共用一个警报器。解决方法包括：硬件规避（同端口不同线分配）和软件判据（读取引脚电平区分）。关键注意事项：及时清除挂起位防中断风暴，利用SWIER寄存器软件触发测试，区分事件模式（直接触发外设）与中断模式（需CPU干预）。特殊EXTI线（16~22）可连接内部外设实现硬件自动化。核心原则：优先采用"同端口分散线"设计，必要时用事件模式规避中断识别难题。（148字）
2026-08-18 20:58:56
324
原创 硬核Remap：引脚不够？芯片内部藏着“信号换乘站”
本文揭示了ARM32芯片内部AFIO重映射机制的妙用与注意事项。通过设置AFIO_MAPR寄存器，可将外设信号（如USART1）从默认引脚重定向到备用引脚，有效解决PCB走线冲突。但需注意三点：1）重映射是覆盖而非复制，原引脚功能完全释放；2）重映射后需重新配置新引脚的GPIO模式和速度；3）部分外设支持部分重映射（如TIM3通道）。文章特别强调操作顺序：先开启重映射，再释放原引脚（设为模拟输入避免干扰），最后配置新引脚。此外，调试接口也可通过重映射释放为GPIO使用，但会永久丧失调试功能。合理运用该机制可
2026-08-17 23:52:34
367
原创 推挽vs开漏：一个“强拉硬灌”，一个“只拉不管”
推挽与开漏输出模式对比：推挽模式通过内部高低电平开关直接驱动，输出能力强（可达25mA）但禁止并联，否则会短路；开漏模式仅通过接地开关控制，依靠外接上拉电阻决定高电平，允许多设备共享总线（如I²C），电平可灵活匹配不同电压，但上升速度受上拉电阻限制。推挽适合高速单端应用，开漏则适用于多设备总线系统，模式选择错误可能导致芯片损坏。
2026-08-16 23:29:35
240
原创 硬核NVIC：抢占优先级“一刀切”，急停按钮秒杀所有中断
摘要：NVIC中断优先级机制解析了抢占优先级与子优先级的核心差异：抢占优先级决定中断能否相互打断（如急诊插队），而相同抢占级的中断仅按子优先级排队。通过5种分组方式（如Group4支持16级抢占）适配不同场景，如高实时系统或简单任务。关键规则包括：抢占相同则互不打断、自然优先级作为最终仲裁。实战案例展示了三级中断体系设计，强调参数有效范围避免配置失效。理解这三层机制可构建高效中断响应系统。
2026-08-15 23:32:55
277
原创 SysTick硬核拆解：既是HAL_Delay的“心跳”，也是RTOS的“节拍器”
本文深入解析了ARM Cortex-M内核中的SysTick定时器，揭示了其双重角色：既是HAL库延时函数的基础，也是实时操作系统(RTOS)的任务调度核心。文章指出SysTick的24位计数器特性决定了其最大定时周期（72MHz时钟下约233ms），并重点讨论了时钟切换导致的延时精度问题、中断优先级冲突、RTOS与HAL库的兼容性问题等关键陷阱。同时提供了微秒级延时实现方案和低功耗模式下的注意事项，强调SysTick作为系统"心跳"对时序控制的重要性。通过多角度分析，帮助开发者避免常见
2026-08-14 22:32:54
380
原创 硬核菊花链：3个GPIO+无限74HC595=端口扩展“无限套娃”
我的补充实战经验：在代码中连续发送完所有字节后，用__NOP()指令插入2~3个空操作（约50ns延迟），再置高LATCH引脚，确保最后一位的建立时间满足74HC595的保持时间要求（典型值≥10ns）。若16片595全部驱动LED（每路3mA，共128路），总电流 = 128 × 3mA = 384mA，远超ARM32开发板上LDO的500mA额定输出——这时电源纹波会飙升，数字电路逻辑混乱。掌握它，你就不再是GPIO拮据的开发者，而是端口自由的“扩展大师”。
2026-08-13 21:22:45
366
原创 PLL倍频硬核真相：不是“无中生有”，是“借鸡生蛋”
PLL倍频并非凭空创造频率，而是通过反馈控制实现的精密调节，本质是"精度放大器"。文章揭示了5个关键点：1）PLL会成倍放大输入时钟误差，高速通信需用外部晶振；2）必须等待PLL锁定标志再切换时钟源；3）整数倍频相位噪声低但灵活性差；4）超频导致功耗剧增而性能提升有限；5）应根据场景选择最优时钟方案。PLL如同涡轮增压器，合理使用才能兼顾性能与稳定性，盲目追求高频反而得不偿失。
2026-08-12 14:00:20
291
原创 硬核单脉冲：定时器OPM模式，让GPIO打出“精确到纳秒的一拳”
摘要： ARM32基本定时器（TIM6/TIM7）的单脉冲模式（OPM）可生成精确到纳秒级的单次脉冲，最小宽度13.9ns，最大通过预分频扩展至59.6秒。通过配置ARR和PSC寄存器，结合软件触发（UG位），实现精准时序控制，适用于超声波发射、电磁阀点喷、步进电机驱动等场景。与PWM的持续输出不同，OPM是“狙击枪式”单次触发，需注意中断中重置CNT的陷阱。掌握OPM可显著提升精确时序控制能力。
2026-08-12 13:33:05
321
原创 PVD掉电中断——让单片机“咽气前”写完遗书
书稿1.10节配置PWR_CR寄存器的PLS位段（011=2.5V阈值）和PVDE使能位，但未算时间账：ARM32内部掉电检测电路的响应时间典型值约2μs，而VCC从2.5V跌至1.8V（POR复位电压）的时长取决于电源电容容量。若系统采用10μF陶瓷电容+100mA负载电流，跌落斜率为 dV/dt = I/C = 100mA/10μF = 10V/ms，则2.5V→1.8V仅70μs。——写一个字节到EEPROM（I²C约需100μs）都来不及，只能先存到SRAM（几μs即可），等上电恢复后再搬运。
2026-08-11 15:30:36
403
原创 开漏+上拉电阻：阻值选错，速度功耗两败俱伤
摘要：开漏输出需外接上拉电阻，其阻值选择直接影响通信速率与功耗。I²C总线依赖开漏结构避免短路风险，电阻阻值需平衡上升时间（t_r≈2.2×Rp×Cbus）与功耗。低速场景可用10kΩ~100kΩ；标准I²C（100kHz）推荐4.7kΩ~10kΩ；快速模式（400kHz）需1.5kΩ~2.2kΩ。阻值过小（如<1kΩ）可能导致IO口过流烧毁，高速通信（如SPI）则需改用推挽输出。此外，上拉电压不可超过IO耐压（如ARM32限5V），否则可能损坏芯片。设计本质是速度与功耗的权衡。
2026-08-10 00:12:07
342
原创 1MΩ内阻+10pF寄生电容=信号“低通谋杀”
摘要： 当GPIO配置为高阻态输入时，1MΩ内阻与引脚寄生电容（5~10pF）形成RC低通滤波器，导致高频信号边沿严重衰减（转折频率约16kHz）。例如，1MHz方波会因充电延迟（τ=10μs）变成三角波。实测显示，4.5kHz以上信号边沿失真超10%。解决方案包括启用内部上拉（提升转折频率至398kHz）、外接小电阻（如4.7kΩ达3.4MHz）或缩短走线（减少寄生电容）。案例中，38kHz红外信号因浮空输入导致接收距离锐减，内部上拉后恢复。高阻态适合直流测量，但高速信号需优化RC网络。
2026-08-08 23:34:15
341
原创 硬核PWM：边沿对齐省事，中央对齐“降噪”更省电
PWM计数模式选择直接影响系统性能：边沿对齐模式（向上计数）下所有PWM通道同步切换，导致电流尖峰大、EMI辐射强；中央对齐模式（上下计数）将开关动作分散，谐波能量降低40%，有效减少30%电源纹波电流。多路PWM系统（如无人机、机械臂）必须使用中央对齐以避免干扰，纯阻性负载可选边沿对齐。需注意中央对齐模式下ARR值应减半以维持相同频率。模式选择本质是时间资源调度艺术，中央对齐通过"错峰"策略实现更优的EMI和能效表现。
2026-08-07 22:36:37
369
原创 上电后第一句不是main，而是“借栈还魂”
摘要：ARM32上电后并非直接执行main函数，而是先完成关键初始化：硬件从0x00000000读取栈顶地址（__initial_sp）设置MSP，再从0x00000004跳转至Reset_Handler。此过程依赖中断向量表，确保C运行环境就位（栈为函数调用必需品）。Reset_Handler调用编译器生成的__main函数，完成.data段搬运、.bss段清零等初始化，最后跳转至用户main。开发者需注意栈大小配置、向量表重定位（如RAM运行代码）及启动优化（裁剪__main）。若更换大RAM芯片未调整
2026-08-06 23:26:01
349
原创 RS485终端电阻不接，通信随时“自激”
摘要： RS485通信中120Ω终端电阻至关重要，若不接会导致信号反射，产生振铃效应，严重时误码率可达10⁻³量级。终端电阻需接在总线两端，但会增加驱动电流消耗。短距离低速场景可省略，长距离高速必须使用。电阻值应选100Ω~130Ω（1%精度），避免与偏置电阻混淆。高端PLC可采用自适应终端技术动态匹配。终端电阻是保障RS485通信稳定的关键，三分靠芯片，七分靠阻抗匹配。（149字）
2026-08-05 23:05:33
315
原创 2MHz/50MHz玄机：GPIO速度档选错，信号直接“烂尾”
《GPIO速度档选型陷阱：2MHz与50MHz的工程博弈》 摘要：STM32的GPIO速度档（2M/10M/50M）选择不当会引发信号失真。核心问题在于寄生电容——高速档（50M）虽能快速充电但易导致振铃和EMI，低速档（2M）驱动高频信号则会产生幅度衰减的“三角波”。书稿实测表明：≤2MHz信号（如LED、I2C）用2M档；2-10MHz（如SPI）选10M档；≥10MHz（如SDIO）需50M档并配合阻抗控制。工程师需在速度、功耗与信号完整性间精准平衡，避免“过犹不及”的硬件灾难。（149字）
2026-08-04 22:45:58
341
原创 GPIO浮空为何能“杀死”你的电机与激光？
摘要：GPIO浮空输入模式虽能降低功耗，但会引发严重安全隐患。浮空引脚会随机耦合电磁噪声，导致误触发（如急停误判）或高压击穿芯片。高阻态在ADC采样中有利，但在强干扰环境中反而加剧风险。关键对策：输入信号必须外接上拉/下拉电阻（优于内部上拉），闲置引脚需强制输出或接地，高速通信线需明确配置电平。硬件设计的核心在于消除不确定性，用外部电阻为每个引脚提供确定状态。这体现了嵌入式系统设计中安全性与可靠性的平衡智慧。
2026-08-04 22:27:14
159
原创 高优先级“插队”，低优先级让路：中断嵌套的核心规则
摘要：中断嵌套机制中，高抢占优先级中断可打断低优先级中断执行，数值越小优先级越高（0最高）。子优先级决定同抢占级中断的执行顺序。中断处理需短平快，避免高优先级中断阻塞低优先级任务。优先级设置需合理分配，紧急任务（如过流保护）设为最高优先级，非紧急任务（如串口打印）设为低优先级，以确保系统稳定运行。
2026-08-02 20:33:38
182
原创 NVIC：Cortex-M内核的“中断CPU”
NVIC（Nested Vectored Interrupt Controller）是Cortex-M内核的“中断CPU”——专门管中断的硬件模块，不依赖软件轮询。SCB->AIRCR的PRIGROUP字段决定4个优先级位如何切分（分组0~4，默认分组4：4位抢占，0位子优先）。中断触发后，NVIC直接从向量表取ISR地址（无需软件查中断标志），配合硬件压栈，中断响应仅12个时钟周期。中断A未退出、中断B已挂起→跳过A的出栈和B的入栈，直接执行B，连续响应仅6个时钟周期。多个外设同时产生中断，谁先执行？
2026-08-01 12:13:23
320
原创 异常与中断：系统异常是“内忧”，外设中断是“外患”
本文解析了Cortex-M架构中系统异常与外设中断的区别：系统异常（如复位）是CPU内核产生的"内忧"，优先级多固定；外设中断（如串口）是外设触发的"外患"，通过NVIC管理可配置优先级。两者共用硬件自动化的中断响应机制（压栈/取址/出栈），其中尾链优化使连续中断响应仅需6时钟周期。文章还介绍了向量表重定位和动态修改中断函数指针的应用场景，揭示了该架构高效处理"内外事务"的设计精髓。（148字）
2026-08-01 10:55:04
224
原创 中断里不读DR，RXNE不清，系统卡死
摘要：USART接收中断配置后若程序卡死，通常因未读取数据寄存器(DR)导致RXNE标志未清除。RXNE标志置位后必须读取DR才能清除，否则会持续触发中断。另一个常见错误是溢出错误(ORE)处理不当，需先读状态寄存器(SR)再读DR才能清除。回环实验可帮助理解中断收发机制。关键点：1)中断中必须读DR清RXNE；2)清ORE要先读SR再读DR；3)外设标志位必须及时清除。建议开发者仔细查阅手册了解标志清除方式。
2026-07-30 20:17:41
239
原创 3.5T静默分帧，CRC16校验：Modbus-RTU帧结构解析
本文解析了Modbus-RTU协议通过3.5字符时间的静默间隔实现无帧头分帧的机制。以9600bps为例，3.5T约为3.64ms，可通过USART的IDLE中断配合DMA实现变长帧接收。典型的Modbus-RTU帧包含四部分：地址（1字节）、功能码（1字节）、数据域（可变长）和CRC校验（2字节）。文章提供了STM32处理IDLE中断的代码示例，并强调CRC校验确保数据完整性。这种以"静默作为句号"的帧结构设计，配合功能码定义操作（如03读寄存器、06写寄存器），构成了Modbus-R
2026-07-29 22:14:17
222
原创 NVIC：中断系统的“CPU”，裁决优先级、管理嵌套
NVIC（嵌套向量中断控制器）是Cortex-M内核的中断管理核心，负责仲裁优先级、实现中断嵌套。它通过4位优先级配置（0-15）和分组机制，确保高优先级中断能抢占低优先级中断。硬件自动完成压栈、取中断服务程序地址等操作，响应仅需12时钟周期，并支持尾链优化（连续中断6周期）。NVIC的五大功能（优先级仲裁、硬件向量、尾链、分组、屏蔽）构成了高效确定的中断系统，相比软件查询大幅提升响应速度。
2026-07-28 22:01:34
237
原创 影子寄存器：改ARR下个周期才生效，防波形“断片”
摘要：PWM输出时修改周期寄存器(ARR)可能导致波形异常。通过影子寄存器的双层结构（预装载寄存器和影子寄存器）配合ARPE位控制更新时机：当ARPE=0时ARR值立即生效，可能产生超长周期导致波形突变；当ARPE=1时ARR值在下个周期更新事件时生效，实现平滑过渡。类似机制也适用于CCR占空比调整。合理使用ARPE功能可避免电机抖动和PWM毛刺，确保动态参数修改时的波形连续性。（98字）
2026-07-28 21:42:55
216
原创 寄存器就是硬件“开关”：写一个地址，硬件就动作
本文揭示了寄存器作为硬件控制接口的本质，通过统一编址机制，CPU通过内存读写操作即可控制硬件。当程序写入GPIO等寄存器地址时，硬件电路会锁存数据并触发相应动作（如引脚电平变化）。ARM架构将外设寄存器映射到特定内存地址（4字节对齐），使C语言指针能直接操作硬件。这种设计实现了用"写内存"方式控制硬件的高效机制，体现了ARM架构的优雅性——CPU只需执行标准读写操作，无需区分操作对象是内存还是外设。
2026-07-26 21:17:19
226
原创 PSC分频、ARR定周期、OPM停一次：基本定时器三要素
本文介绍了STM32基本定时器（TIM6/TIM7）的核心三要素：PSC分频降速、ARR定周期、OPM单次停止。通过设定PSC=71和ARR=999可实现1ms定时中断（72MHz时钟）。应用场景包括数码管动态扫描（5ms切换一位）和单脉冲模式（如20ms延时）。配置流程涵盖时钟使能、参数设置、中断使能和启动定时器。相比通用定时器，基本定时器虽功能简单但能满足基础定时需求，是学习定时器的理想起点。文章源自于振南ARM32单片机教程。
2026-07-25 22:13:29
194
原创 120Ω终端电阻：RS485总线的“海绵”，不接信号会反弹
本文解释了RS485总线中120Ω终端电阻的重要作用。当信号传输到总线末端时，阻抗突变会导致信号反射，造成波形畸变和通信误码。120Ω终端电阻通过匹配双绞线的特性阻抗，吸收信号能量来消除反射。文章强调终端电阻是RS485长距离/高速通信的必备元件，建议在总线两端各接一个120Ω电阻以确保信号稳定。
2026-07-25 21:53:48
174
原创 启动文件：0x08000000第一个字是栈顶，第二个字是复位入口
【摘要】单片机启动原理揭秘：上电瞬间硬件自动从0x08000000读取栈顶地址存入MSP，从0x08000004读取复位向量跳转执行。Reset_Handler先初始化时钟，再跳转C库入口__main（初始化全局变量后执行main函数）。调试"不启动"问题需检查这两处关键地址：首字必须是有效RAM地址，次字必须指向Reset_Handler。启动文件配置错误将导致程序无法运行至main函数。（98字）
2026-07-25 21:33:56
172
原创 短文标题：动态扫描的秘密：用“快”骗过你的眼睛
【摘要】动态扫描技术通过分时复用原理，利用人眼视觉暂留特性（约50Hz刷新率），仅用12个引脚驱动4位数码管（原需32个）。其核心是让数码管轮流快速点亮（如每管5ms，周期20ms），以"时间换空间"节省硬件资源。该技术需平衡扫描频率（50-200Hz）、亮度和消影处理，专用驱动芯片可减轻CPU负担。这一方案体现了电子学与生理学的跨界智慧，揭示了嵌入式系统中"用速度换效率"的设计哲学。（149字）
2026-07-22 22:16:01
172
原创 时钟树的分层智慧：高速外设不走低速路
【摘要】ARM32单片机采用三层时钟树架构（AHB/APB2/APB1）实现智能功耗管理：CPU和高速外设（如USART1）通过72MHz总线运行，低速外设（如USART2）限制在36MHz以降低能耗。设计通过分频器动态调整频率，定时器特殊倍频机制保障精度，且每个外设时钟可独立开关。这种"快慢分离"的设计哲学既满足性能需求，又实现精细能耗控制，使芯片在高效运行与节能间达到平衡，尤其适合电池供电场景。（149字）
2026-07-21 22:13:37
148
原创 体二极管“缺陷”变优势：一个MOS管搞定3.3V↔5V双向通信
【摘要】利用MOS管体二极管的"缺陷"特性，仅需一个N沟道MOS管和两个上拉电阻即可实现3.3V与5V系统的双向电平转换。电路通过MOS管导通实现3.3V→5V信号传输，依靠体二极管正向导通完成5V→3.3V低电平传递。该方案成本低廉（BSS138等低阈值MOS管适用），巧妙将制造工艺的"副产品"转化为关键功能，特别适合I2C等中低速通信（100kHz-1MHz）。这一设计展现了"变废为宝"的工程智慧，突破传统思维将器件缺陷转化为系统优势。（注：原
2026-07-20 18:59:40
191
原创 HardFault：程序跑飞后的“最后一声惨叫”
【摘要】HardFault是ARM32架构中程序崩溃时的"最后防线"，当内存越界、除零错误等异常未被捕获时，都会升级为该错误。文章分析其常见成因（占80%软件Bug），并提供四种诊断方法：调用栈分析、异常寄存器解读（重点关注CFSR/MMAR/BFAR）、LR寄存器模式判断及代码二分法。特别强调栈溢出的隐蔽性和MPU的预警作用，建议通过栈保护区检测潜在风险。作者指出HardFault本质是系统的"崩溃兜底机制"，掌握其诊断技巧可快速定位致命错误。（149字）
2026-07-19 22:47:51
177
原创 时钟频率限速三大件：材料极限、信号完整性、功耗墙
【摘要】芯片时钟频率上限受三大因素制约：1）半导体材料物理极限导致信号传播延迟；2）高频下信号完整性恶化（振铃/过冲/EMI）；3）CMOS电路功耗与频率呈平方关系（P=CV²f）。STM32标称72MHz是综合温度/电压等工况的安全值，超频需权衡信号稳定性和散热能力。现代芯片通过多核架构而非无限提频来提升性能，同时采用外设时钟门控技术降低功耗。设计理念强调"够用就好，稳定第一"。
2026-07-18 21:46:02
200
原创 EXTI中断+定时器消抖：按键检测的正确姿势
本文介绍了使用EXTI中断配合定时器消抖的按键检测方法。针对机械按键触点弹跳导致的多次中断触发问题，提出标准解决方案：1）配置EXTI为下降沿触发；2）中断服务函数仅启动定时器；3）定时器中断中确认稳定低电平后执行按键处理。重点强调不能在中断中直接延时，而应采用非阻塞的定时器方案，并推荐20ms消抖时间。该方法通过中断与定时器分工协作，既避免抖动干扰又保证系统响应性，是嵌入式开发中按键处理的经典实践。（字数：149）
2026-07-17 21:18:44
208
原创 AIN1/AIN2 + PWMA：TB6612三根线控制电机四种状态
本文介绍了如何使用TB6612集成H桥芯片通过三根控制线（AIN1/AIN2/PWMA）实现电机的四种控制状态：正转调速（AIN1=1,AIN2=0）、反转调速（AIN1=0,AIN2=1）、刹车（AIN1=AIN2=1）和停止（AIN1=AIN2=0）。TB6612内置双通道独立H桥，可同时控制两个电机，适用于差分驱动小车等应用。文章还提供了STM32代码示例，对比了集成芯片与分立MOS管方案的优劣，并指出常见错误（如STBY未使能、PWM频率过低等）。集成H桥芯片简化了电机控制，将复杂电路转换为逻辑编程
2026-07-16 20:09:48
320
原创 续流二极管：电机断电瞬间的“泄洪道”，防反电动势击穿MOS管
摘要：续流二极管在电机驱动电路中至关重要，能防止MOS管被断电时电机电感产生的反电动势击穿。当MOS管关断时，电感电流突变产生高压（如1mH电感在100ns内产生10kV），续流二极管提供电流泄放路径，将电压钳位在安全范围。需选用快恢复或肖特基二极管（不可用普通1N4007），H桥需4个二极管。布局时二极管须紧贴MOS管以减小引线电感。这几分钱的元件能保护昂贵的MOS管和整个系统，是电机驱动电路的必备设计。（150字）
2026-07-15 12:29:07
404
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人