3.处理多个时钟

很少有芯片设计时单时钟域的，多时钟域中可能有频率不同或频率相同但是相位不同的时钟共同存在。这就会遇到建立时间&保持时间不足进而导致亚稳态的问题。

• 建立时间：时钟脉冲达到前，输入数据需要保持稳定的时间
• 保持时间：时钟脉冲到达后，输入数据需要保持稳定的时间

多时钟设计的处理技术

主要有两种方法或者规则：时钟命名规则，分模块设计

1. 命名规则参考程序设计里面的驼峰命名法
2. 分模块设计
   1）每个模块应当只在一个时钟下工作
   2）信号夸时钟域传播的时候使用同步器模块
   3）同步器模块的规模尽可能小

跨时钟域

控制信号、数据信号跨时钟传输

1. 控制信号传输：串行添加寄存器，由接收数据段的时钟进行控制，最常用，但是无法保证绝对不会出现亚稳态，而且增加了时间的延迟。一般电路中使用两级寄存器串联，高要求的电路中使用3级电路串联。本结构即构成一种同步器
2. 数据信号传输：握手信号和FIFO形式，这两种方法在后续章节讲解。