师范大学生的博客

前言  在文章cadence allegro 绘制蛇形等长线中介绍了一种绘制等长线的方法，这里借此次作品介绍另一种。单点对单点的等长线绘制  打开constrain manager，依次点开electrical ->net ->routing ->relative propagation。界面中会看到电路中所有的网络，按照8条数据线一组的规则，按住shift键选择一组数据线，右键create ->match group。这里一定注意是match group，不要建成别的类型组。

BGA扇出  点击工具栏的创造fanout：      注意走线的设置应如下图所示，将bubble模式关掉。      在点击fanout命令后，按照下图所示设定fanout的设置：选择合适的过孔，pin-via space选择为centered，随后点击bga封装的器件即可。      全部扇出后需要将芯片最外侧两排的过孔删掉。因为外侧的两排走线尽量走正面，这样方便内排的走线走底层。显然，内排的走线无法走正面，如果外侧走线不走正面，必然会影响内排走线。当然，电路板层数多，需要走线的

前言  当有多块电路的电路拓扑相同时，为了电路布局的美观性与相同拓扑的一致性，一般令其拥有一样的布局样式。  在allegro中使用模块复用布局操作可以令所有相同拓扑的电路模块有一样的布局样式。当然，前提是要手动为其中一个模块设计布局，布局后提取模型，再将模型复用到其他模块上。模块复用举例      如上图所示，三个多阶滤波电路实际上是一模一样的，那么在布局的时候最好是令它们三个有相同的布局。      1.首先在pcb editor中进入placement模式。      2.在f

前言  电路布局可以分为两步：1.预布局；2.精确布局。预布局主要解决电路模块之间大致相对位置的问题，而精确布局基本解决布线前所有元器件的布局问题。预布局做的合理，精确布局就会比较顺利。  预布局的思路：我们知道，在电路中芯片之间的信号线占了全电路板导线的大头（一般情况下），因此如果能够合理将芯片的位置确定好，后续的其他元器件布局就可以有条不紊的进行。所以预布局主要处理芯片的布局，根据已固定的元器件与芯片之间引脚的连接关系大致确定各芯片的位置。第一步，确定主控      从前一篇的抓取器件可以

前言  电路元器件布局的准备工作完成后，就要开始正式进行器件布局了。  PCB电路布局都是遵循模块化布局原则的，也就是说，首先分清哪些器件可以归类为一个模块（互相之间离得近），再考虑模块们怎么分布。  既然要将所有的元器件进行模块化区分，那么肯定要将同一模块的器件抓取在一起。按照以前的做法，只需要在orcad软件中将原理图中的元器件框选好，pcb editor软件内的对应元器件也选中了。但是这次设计使用的第三方网表，割裂了pcb工程与原理图的同步关系，因此需要使用list抓取器件。  使用list抓

前言  在pcb电路布局前需要做一些操作，为器件模块化布局做准备。  这些操作包括但不限于：软件的显示设置，禁布层设置，固定器件的提前定位。  本篇所必须的具体操作可以参考以下博文：  cadence allegro 元器件定位  cadence allegro 使用zcopy命令绘制禁止布线层关闭飞线  布局前是完全没必要显示器件间飞线，显示只会影响对器件的观察。      如上图所见，非常凌乱，飞线把元器件都盖住了。      按照上图所示操作将全部飞线关闭显示即可。  

前言  该篇所必须的具体操作可以参考以下几篇博文：  cadence allegro原理图DRC，生成网表与导入PCB  cadence allegro PCB元器件导入与相关错误解析  cadence allegro番外：PCB元器件导入与错误解析2导入封装  该次设计需要导入来自altium designer的第三方网表。第三方网表导入与第一方（orcad）网表导入是有明显区别的。一是导入配置不同，二是需要先将封装库导入工程。      按照上图所示，在user preference

前言  本次设计基于设计工具cadence allegro17.2，开发板板载CPLD、DSP、SDRAM、Flash等器件。  电源电路  开发板的输入电源是通过接口端子输入的5V电源。开发板上多为数字器件，总电流值不高，因此接口端子后面的保险器（F1）采用2A规格。  经过滤波后使用DC-DC电源芯片MAX1951对电源进行降压稳压处理。从datasheet的简介可以看出该款芯片拥有94%的工作效率，最高输出电流为2A，完全满足电路设计需求。此外，该芯片的输入电压是2.6V到5.5V，输出电压

  在多层电路板设计中，一般内电层会有电源层、地层两种。为了有效实现电磁屏蔽，一般令电源层面积比地层小（电源层比地层内缩）。并在内缩区域打上一圈回流地过孔。  在allegro中操作如下：  使用zcopy命令先令电源层的routekeepin面积比板框内缩40mil。具体操作步骤可以参考博文cadence allegro 使用zcopy命令绘制禁止布线层。  内缩完成后铺铜，将routekeepin的外框删除掉。  再使用zcopy命令令其他层的routekeepin面积内缩20mil。  再给

  高速电路的数字总线往往要做等长处理，电路的等长线处理可以分为以下几步：  1.确定等长线的分组（那些线要做成等长线？这些等长线怎么分组？哪些线应该一样长？）。  2.为等长线设置规则（主要是做一个长度的约束，导线做了等长，必须要在一个规定的范围内，那才叫等长）。  3.在电路中为导线做等长处理。  可见，无论在哪个软件中绘制等长线，都是三步走的过程，搞清楚这个过程之后，剩下的就是软件操作了。确定等长线的分组  这里用一个简单的例子展示：      如上图所示。该芯片看上去不少线要做等

  在pcb设计中一些元器件的定位是固定的，比如定位孔，主控芯片，外部接口等。在allegro中有专门的操作能够使元器件定位准确执行。圆形器件定位    如上图所示，圆形的定位孔需要严丝合缝地与dxf文件中的示意重合，不然会对今后的装配制造麻烦。    首先点击圆形定位孔，再点击工具栏里的move指令。      如上图所示，将鼠标光标移动到预定位圆形的边界上，确认无误后单击右键，选择snap pick to ->arc/circle center。      可以看到两

前言  Allegro的封装制作较ad比较为特殊，每个封装步骤如下：  1.制作该封装的各种焊盘、插件，以.pad文件保存。  2.新建真正的封装文件.dra，将先前做好的.pad导入，随后进行安置和丝印等元素添加。  也就是说，要想做封装（.dra）需要先做好焊盘插件（.pad）；如果有一个完整的.dra文件，则可以提取出里面所有的.pad文件。  此外，做pcb的时候导入的封装文件夹...

标题  padstack editor用起来比pad designer更直观一些。此外allegro软件需要自己做所有的焊盘，过孔等部件，所以熟练使用padstack editor很有必要表贴焊盘  表贴焊盘就是不打孔的，单层的焊盘，也叫SMD。  这里一一个功率电感为例：功率电感是两个引脚，每个引脚焊盘都是1.9mm * 1.4mm的矩形。  打开padstack editor，由于...

前言  当pcb板的电气连接绘制完毕后，需要对丝印进行调整。allegro对丝印的调整方式与AD比有较大的的区别，故此记录下来。选择性显示属性层  首先为了方便直观地观察和操作丝印，需要将一些层单独显示出来。  本次示例的电路板只有正面有元器件，当双面有元器件时需要将背面也勾选出来。  Display ->color visibility，显示如下的层管理界面。将所有的显示关掉后，...

前言  allegro17.2中做过孔，焊盘等的软件改头换面，从原先的pad designer变成了padstack editor，界面全然不同。当我在网上搜padstack editor的使用方法时，得，资料又少又互相抄。于是我只能拿着老版本的资料，来依葫芦画瓢去推敲如何制作一个两层板所需要的过孔。过孔数据小贴士：  这里抄一下我自己原先写的文章四层PCB核心板制作5——网络设置与DRC规...

前言  对于新手来说将原理图导入到PCB中是个坎，哪怕是老手，也未必保证一次就能全部导入成功。因此详细解说下如何在allegro解决此类问题便相当重要。该篇可以视作cadence allegro PCB元器件导入与相关错误解析这篇文章的详细拓展篇。在学习这篇文章前建议先看上面的文章熟悉相关的操作，本篇更多讲解思路。  在allegro中问题主要为两种：  1.该元器件并没有对应的封装；can...

前言  allegro对快捷键的需求主要体现在布线这一步骤上，allegro相关的操作都需要右键目录来选择是否删除/取消操作等，并非像AD一样主要靠左右鼠标按键控制，因此设置快捷键可以显著提高设计效率。设置快捷键  allegro的快捷键不能直接在软件里面设置的（麻烦 ）。  allegro的快捷键设置是在软件中一个文件，以伪代码的形式实现的，路径如下图所示，其中“Cadence”是软件安...

前言  这一篇文章将遵循pcb设计的规则，记录规则设定的方法。  此外，由于allegro对于新手学习特不友好，尤其是用惯了AD的用户，初次上手会有明显落差。因此本篇结束后我将暂时结束按照pcb设计流程来讲解操作的记录，转而去写一些更为基础但是在操作上影响深远的，比如快捷键设置这种。毕竟本人也是初学，在第一次设计中遇到了数不清的困难，还需要从头系统性地捋一捋。规则设置  allegro里面...

前言  关于布局：allegro的布局方法一样，都是在原理图框选，在pcb中得到框选的电路模块，再布局。不过allegro直接把交叉模式这种概念直接免了。allegro里交叉是这样实现的：同时打开orcad和pcb editor，在orcad里直接框选原理图，在pcb editor里直接得到框选的器件。  布局的思路可以参考上个系列“四层电路板设计”，这里不加赘述。差分对导入  点击log...

前言  本篇文章将详细记录allegro中网表导入完毕后，元器件的导入，以及导入中常遇到的问题与解析。  上一篇文章：cadence allegro原理图DRC，生成网表与导入PCB。待布置元器件查看与绘制板框  首先瞅一下待布置的元器件都是哪些，顺便最终检查网表是不是导入好了。  按下图所示，点击placement ->manual，弹出以下窗口，可以看到所有元器件的编号。 ...

前言  allegro的原理图设计和PCB设计用的是两款软件。而连接两款软件的桥梁是一种叫网表（netlist）的东西。网表记录了原理图中所以的元器件，元器件封装以及网络连接。原理图规则检查（DRC）  在生成网表之前肯定需要一个完全正确无误的原理图，因此先对原理图进行规则检查。  回到原理图根目录界面，选中原理图文件  点击Tools ->Design rule check，弹...

前言  本次系列主要为记录cadence allergo绘制电路的流程与操作，目的为快速上手allergo软件的电路制作，因此会刻意淡化电路方面的介绍。  cadence allergo绘制原理图库可以视作为该系列的第一篇。原理图绘制  继续使用Orcad软件绘制原理图  点击左上角File ->New ->Design。新建一个原理图，起名叫design1.dsn，并保存...

前言：为什么投向了allergo  本科毕业于电子信息工程专业。相信很多学生也和我一样，在一个类似于叫EDA的课上通过DXP/Altium Designer学习绘制PCB电路，因此大多数学生应该是会用AD这款软件的，至少最基本的流程不会出问题。但是目前企业的环境中，AD的使用频率却远没有那么高。很大一部分程度上是由于正版的AD很贵，而且他的公司满世界的寄律师函，打击盗版行为；另一个原因是AD的版...

前言  之前读本科的时候有师弟问，在AD的规则里明明设置好了线宽和过孔孔径参数，结果一画出来并不是自己设定的数值。好在不是什么原则问题，稍后一改就好了。这里特地记录一下如何在AD中解决这种问题。  关于AD规则设置的方法与数值设定的原则，可以参考我的这篇博文四层PCB核心板制作5——网络设置与DRC规则设置。这篇博文可以视作对上篇的一个补充。设置了分类的线宽，却没有分类的效果：  线宽怎么...

前言  时代变了，得学会用新版本的AD了。而且新版本的AD是64位的，处理能力更强一些。阻容器件  ，进入原理图库之后，要注意屏幕右下角有个方块panels。在panels里面将SCH Library视窗勾选，如上图所示。  选中左侧目录中的元器件，在右侧的属性栏中改名。  AD18之后，添加物体的栏目从上方菜单栏移到了画图栏目中的上侧，成为了一个独立的小菜单。当你需要添加不同物体...

  Altium Designer自带的封装向导包含的模型内容很少，并且需要人为计算封装参数。AD19为其添加了一款功能更强的封装向导，IPC封装向导。  首先新建一个pcblib文件。依次单击工具（T）->IPC compliant footprint wizard。出现如下界面：  可见，相比老旧的封装向导，IPC封装向导包含的模型更多了。这里以常见的数字/数模芯片封装SOP-16...

  在线DRC需要在菜单栏中的DXP->参数选择->PCB Editor->General中设置（见红框处），但是在线DRC如果检测的内容太多

  本次设计使用四层板设计，四层板设计与常见的双层板设计最大的区别就是需要使用层叠管理。  首先说一下四层板和两层板的关系。做过双层板的同学应该知道，双层板之所以叫双层板，是因为这个电路板上面下面都可以布置元器件、走线、敷铜，信号还可以通过过孔在两层之间传递。如果把双层板比做两片吐司面包的话，那么四层板可以理解为是一个夹心的三明治。当然，四层板绝对不可能是两片吐司面包里面又加了两片吐司面包，四层...

  在PCB布局中核心方法是交互式布局，即根据原理图设计安排具体元器件的布局。首先调整视窗，使SCH与PCBdoc垂直排列。在原理图界面点击工具（T）->交叉探针模式，在PCB界面也点击工具（T）->交叉探针模式。...

  在PCB设计中，网络设置是相当重要的一步操作。尤其是针对一些结构复杂的电路，利用网络设置与管理可以方便地梳理出具体电气网络的分布与信号流向。比如说，想看一下电路板上各电压的分布情况，方便接下来的电源/地平面分割，那该怎么办呢？  如上图所示，最直观的操作就是在界面左侧的PCB栏中选择“Nets”，即以电气网络为单位进行查找与显示。在All Nets中寻找自己想查找的电气网络，找到后用鼠标点击...

  BGA封装与常见的SOP系列封装最大的区别在于，BGA封装的引脚呈阵列分布，通常情况下可以向上下左右四个大方向进行延伸。而常见的贴片封装基本上只能顺着引脚本身的方向向前延伸。也就是说，BGA封装走线方向比较自由，同时引脚过于密集，需要一定技巧和经验进行处理。  一般情况下，首先对BGA封装的芯片进行扇出处理。  点击自动布线（A）->扇出（F）->器件（O）弹出以下窗口： ...

  带有RAM与flash的嵌入式系统往往有两组导线数目较多的总线：地址总线（address bus）与数据总线（data bus）。在布线的时候两组总线往往分开处理。  首先选中地址线网络并高亮，观察发现SDRAM与flash芯片的地址总线都分布在电路图的上半部分。那么在布线的时候就要将上半部分尽可能让给地址总线。同理，下半部分要尽可能让路给数据总线。  上图为与数据总线进行连接的处理器引...

  多层板设计中往往要对内电层中的电源层进行平面分割。以本次设计为例，在LPC3250的引脚中有三种电源DP3V3、DP1V2、DP1V2PLL，由于BGA封装的特殊性，将这三种电源引脚全部引出连接相应的电源基本上是不可能的，因此我们需要对电源内电层进行分割来为每一种电源供电。  除了电源平面分割之外，一些设计中还需要涉及内电层地层的平面分割。大三的时候曾经画过一款四层的小四旋翼飞行器的电路板。...

  经过一番努力后，原先的电路板中信号线已经布置完毕了。如果不是高速电路，该核心板的设计制作就已经接近尾声了。高速电路在信号线布置完之后还需要做蛇形等长处理。  画等长线之前首先要切换工作模式。在左边的PCB栏将原先的Nets模式换为From-To Editor模式。该模式可以直观显示导线的总长度与分段长度。  在等长线处理的时候，有两组快捷键非常实用：  Ctrl+H，点击某条导线上的任...

  电路板布线完成之后需要进行一定的后期处理，后期处理包含丝印的调整与处理、对电路表层的铺铜处理与一些规避EMC干扰的处理。  首先是丝印处理。在前期为了方便将丝印缩小设定在元器件中部，这样做在画图的时候方便，当画图完毕的时候最终采用这种丝印就不合适了。其一，丝印太小，不方便焊接的时候确定元器件编号；其二，焊上元器件的时候就将丝印盖住了，不方便进行检查。综上，最后的时候应当将丝印调成正常大小，并...

  本科生的模电课本中讲到了一个电路，差分放大电路，也是集成运放的第一级。差分差分，强调的是两个信号的“差”值。在数字信号中，差分信号也充分体现了差分的性质。差分信号概念：  差分传输是一种信号传输的技术，区别于传统的一根信号线一根地线的做法，差分传输在这两根线上都传输信号，这两个信号的振幅相等，相位相差180度，极性相反。在这两根线上传输的信号就是差分信号。  以上图为例。通常，差分信...

  目前大多数的制板厂采用网上订购的方式，客户只需要上传PCB文件（PCBdoc）就可以轻松下单。但是这样操作也带来了隐患：以AD为例，AD目前每年更新一个新版本，而新版本与旧版本的文件兼容并不好，转换时容易产生改变文件内容的错误。  举个惨痛的亲身经历当例子。大学三年级的时候去工厂网站订板子，其中电路板上有个开关，我专门为其画的封装，开关的脚插口是矩形的；结果板厂的AD版本和我的不兼容，最后打...

本次学习一个四层核心板，CPU为BGA封装，使用菊花链拓扑布线，由于核心板上SDRAM传输速率较高，因此在本设计中使用了等长布线。为了方便复习将主要步骤和技巧记录一下。