基于FAST的TSN交换（5）TSN交换机队列结构和延时分析

最新推荐文章于 2025-06-09 14:30:28 发布

猿学笔记

最新推荐文章于 2025-06-09 14:30:28 发布

阅读量3.3k

点赞数 2

CC 4.0 BY-SA版权

分类专栏： FAST TSN 文章标签： FAST TSN

本文链接：https://blog.youkuaiyun.com/m0_37537704/article/details/86750981

FAST-TSN-04是基于Openbox-S4的TSN交换机原型，设计中队列模型确保了确定性的分组交换延时。输入缓存、交换缓存和输出缓存的结构被详细阐述，分析表明每个FIFO队列长度设置为1.8KB可避免溢出，最大延时约为4.5us。此外，存储资源评估和延时评估显示，FPGA内部缓存足以满足需求，高优先级分组最大延时约15us，而Best Effort分组可能超过600us。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

基于FAST的TSN交换（5）TSN交换机队列结构和延时分析

交换机中的排队延时是给分组端到端延时带来不确定性的重要因素。由于要支持确定性的延时，TSN交换机中的队列设计必须有别于传统的标准交换机。基于FAST流水线扩展模型和CQF-UDO模块设计，我们在openbox-S4可编程平台上展开TSN交换机原型（FAST-TSN-04）设计，本文详细介绍了该原型机中的队列模型，并对分组交换延时进行分析。

一、FAST-TSN-04的队列模型

FAST-TSN-04基于Openbox-S4实现（核心FPGA为ZynqXC7Z030），支持4个千兆以太网接口分组和TSN的CQF流量整形，可保证精确的分组交换延时。其内部的队列结构如下图所示。分组交换过程的缓存主要分为三个阶段，即输入缓存，交换缓存和输出缓存。
在这里插入图片描述

FAST-TSN-04的缓存结构

1)输出缓存
输入缓存在openbox-S4平台提供的FPGA OS中实现，用户无法根据TSN的转发需求进行任何修改和定制。每个接口接收的分组不加区别的按照先来先服务的队列形式保存在输入缓存FIFO队列中。FIFO队列的宽度为128bit，时钟频率为125HHz。由于每个接口速率为1Gbps，因此进入FIFO队列的速率最大为1Gbps，而在A点调度器调度分组输出带宽为16Gbps（128b*125MHz）。
参考文献[1]证明了在上述队列结构下，每个FIFO队列不溢出的条件为：
在这里插入图片描述
且分组在队列中的最大延时：