为什么会有指令重排

正常的一条指令的执行分为一下几个步骤:

1:取指IF

2:译码和取寄存器操作数ID

3: 执行或者有效地址计算EX

4:存储器访问MEM

5:写回WB

同时汇编指令也不是一步完成的，cpu实际工作中需要 分为多个步骤依次执行。比如，取指时会使用PC寄存器和存储器，译码会用到指令寄存器组，执行时会使用ALU，写回时需要寄存器组.

ALU：指算术逻辑单元，cpu的执行单元。

由于每个步骤都可能使用不通的硬件设备去完成，对此，流水线技术应运而生。

指令1： IF->ID-> EX ->MEM ->WB

指令2： IF->ID-> EX ->MEM ->WB

如果我们假设，指令2需要等待指令1完全完成后，假若指令1每一个操作都需要1毫秒，那么指令2需要等待5毫秒，如果这样，实际上存在很大的资源浪费，并没有把设备资源完全发挥出来。所以，而使用流水线，指令2只需要等指令1IF的操作完成，即可入厂，这时指令2只需要等待1毫秒，这么大的性能提升是非常明显的。所以这时候指令1和指令2谁先完成，就不得而知了。