
FPGA学习
lyqdy
这个作者很懒,什么都没留下…
展开
-
VERILOG实现四位七段数码管显示
////filename: dyp.v//author: lyq//Date: 2016.3.2 9:36////Lattice XP2-17 DEMO BOARD//4位七段带小数点数码管显示控制模块////clk: 50M//d1~d4, d[7]-dp, d[6:0]-ASCII or digit//sel[3:0]: 位选//seg[7:0]: 段码 a~g, dp原创 2016-03-02 09:50:48 · 52833 阅读 · 5 评论 -
一种用verilog生成任意位二进制转BCD码的方法
////filename: bin2bcd.v//author: lyq//Date: 2016.3.12 11:36//// 二进制转BCD算法(左移加3)// ┌───┬───┬───┬───┬───┬───┬───┬───┬───┬───┬───┬───┬───┬───┬───┬───┬───┬───┬───┬───┬───┬───┬───┬───┬───┬原创 2016-03-13 15:10:33 · 3459 阅读 · 1 评论 -
XILNIXSDK2018为FreeRTOS增加配置项的方法
在安装目录下找到目录:SDK\2018.1\data\embeddedsw\ThirdParty\bsp\freertos10_xilinx_v1_0\data 然后通过两个步骤来完成配置项的增加。 (1) 编辑文件freertos10_xilinx.mld,为配置界面增加项目用文本编辑器打开freertos10_xilinx.mld文件,通过手动编辑文件添加配置项如想添加FreeRTOS的con...原创 2018-04-14 16:23:06 · 9720 阅读 · 0 评论