2024-2025-2 山东大学《计算机体系结构》期末（回忆版）

2024-2025-2 山东大学《计算机体系结构》期末（回忆版）

计算机科学与技术学院：肖梦白老师

简答题

1. 简述计算机体系结构层次。
2. 根据 CPU 性能公式，描述 RISC 和 CISC 的特点。
3. 什么是流水线速度瓶颈？如何消除？
4. 描述通道的工作过程。

计算题

Cache 存储系统

假设某计算机满足：

• 采用预取方式，使得 Cache 无空闲块
• 95% 访存 Cache 命中
• 每个块包含两个字，且块失效时被整体替换
• CPU 发出访存请求的速度为 $10^9$ 字每秒
• 存储器最大流量为 $10^9$ 字每秒（包括读和写）
• 25% 为写访存
• 主存每次只能读或写一个字
• 在任何时刻，有 30% 的 Cache 块被修改
• 写失效时，采用按写分配法

Cache 采用写回策略，计算 CPU 发出一次访存请求的平均访存次数以及主存频带的平均使用比例。

通道

设备选择时间 $T_S=2\mu s$，数据传送时间 $T_D=2\mu s$

设备号	8	7	6	5	4	3	2	1
数据传输速率（KBps）	500	240	100	75	50	20	14	10

1. 采用字节多路通道，求通道最大流量。若从这 8 台设备中选择 4 台同时连接到该通道上，并且要求尽可能选择传输速率高的设备，那么可以选择哪些设备？
2. 采用数组多路通道，一个数据块中的字节个数为 $k=512B$，求通道最大流量，可以选择哪些设备连接到该通道上？

静态流水线

根据下列不同结构，计算最短执行时间。$6\times 6$ 矩阵乘法 $C=A\times B$，只计算加法和乘法指令的执行时间，不考虑取操作数、数据传送、程序控制等指令的执行时间，加法和乘法部件延时 3 个时钟周期，加法指令和乘法指令前有 1 个“取指”和“译码”时钟周期，一个时钟周期为 $20ns$，$C$ 初始为“0”。流水线的输出端和输入端之间有直接数据通路，而且设置有足够的缓冲寄存器。

1. 只有一个通用部件，指令顺序执行。
2. 单指令流标量处理机，一条有 2 个功能的静态流水线，每个功能段延时 3 个时钟周期，加法和乘法指令延时 3 个功能段。

向量指令

某向量处理机，向量寄存器长度为 64，$T_{Loop}=9$，存数和取数占 6 个时钟周期，加法占 6 个时钟周期，乘法占 8 个时钟周期，待处理向量长度为 200。

$V0\leftarrow 存储器$
$V2\leftarrow V0\times V1$
$V3\leftarrow V2+V0$
$V5\leftarrow V3+V4$
$存储器\leftarrow V5$

1. 计算不采用向量链接技术时的总执行时间。
2. 计算采用链接技术时的总执行时间。

非线性流水线

时间	1	2	3	4	5	6	7
S1	x						x
S2		x			x
S3			x	x
S4					x	x

1. 写出流水线的禁止表和初始冲突向量。
2. 画出调度流水线的状态图。
3. 求最小启动循环及其平均启动距离。
4. 求最小恒定启动循环。

互联函数

共 32 个处理机，求 $C_2(12)、{\beta }_3(9)、{\sigma }^3(8)、PM2I_{+2}(28)$。

以上回忆版仅供参考，预祝各位都能取得自己理想的成绩！