loylzc的博客

原创 高速ADC时钟设计考虑

高速ADC时钟设计考虑 最近做高速ADC采集，查阅了一些ADC时钟的资料。ADC 采集系统的信噪比除了跟芯片本身有关，还与采样时钟抖动（jitter）有重要关系，当采样率有几百M的时候，这种影响尤为重要。 Optimal Clock Sources for GSPS ADCs Design Guide 这样我们通过查找ADC数据手册，找到adc aperture jitter，再查阅时钟源的数据手册，获得时钟抖动，计算出总的抖动。然后换算成SNR。 另外，clock的幅度对信噪比也有影响，幅度越大，信