自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(8)
  • 收藏
  • 关注

原创 用modelsim仿真基本流程:

用modelsim仿真基本流程:代码以及测试代码如下:module fulladd(sum,c_out,a,b,c_in);output sum,c_out;input a,b,c_in;wire s1,c1,c2;xor (s1,a,b);and (c1,a,b);xor (sum,s1,c_in);and (c2,s1,c_in);or (c_out,c2,c1);endmodule测试代码:module test;wire sum, c_out;reg a,b,c_in;

2021-07-07 11:28:43 437

原创 个人实验1

测试代码:一:module barrel(W,S,Y);input [3:0]W;input [1:0]S;output [3:0]Y;wire [3:0]T;assign {T,Y} = {W,W} >> S;endmodule1234567二:module parity(X,Y);input [7:0]X;output [7:0]Y;assign Y = {^X[6:0],X[6:0]};endmodule过程:1.编译代码2.在ModelSi

2021-07-07 11:27:53 105

原创 4位加器的门级建模

一 .4位加器的门级建模1.编写代码:module fulladd(S,Cout,Cin,A,B);output S,Cout;input Cin,A,B;wire and1,and2,and3,and4;xor (S,Cin,A,B);and (and1,Cin,A);and (and2,A,B);and (and3,Cin,B);or (Cout,and1,and2,and3);endmodulemodule add4a(S3,S2,S1,S0,COUT,CIN,X3,X2,X1,

2021-07-07 11:26:44 175

原创 期末作业1

**一个全加器的行为级描述**全加器代码如:module fuladd(Cin,x,y,s,Cout);input Cin,x,y;output reg s,Cout;always @(x,y,Cin){Cout,s} = x + y + Cin ;endmodule二:Quartus II测试1.创建Verilog HDL file2.填写上述代码3.进行编译...

2021-07-07 11:25:28 123

原创 期末作业2

传播延时代码:module Add_full_unit_delay(output c_out,sum,input a,b,c_in);wire w1,w2,w3;ADD_half_unit_delay M1(w2,w1,a,b);ADD_half_unit_delay M2(w3,sum,w1,c_in);or #1 M3(c_out,w2,w3);endmodulemodule ADD_half_unit_delay (output c_out,sum,input a,b)

2021-07-07 11:24:18 89

原创 期末作业3

传播延时代码:module Add_full_unit_delay(output c_out,sum,input a,b,c_in);wire w1,w2,w3;ADD_half_unit_delay M1(w2,w1,a,b);ADD_half_unit_delay M2(w3,sum,w1,c_in);or #1 M3(c_out,w2,w3);endmodulemodule ADD_half_unit_delay (output c_out,sum,input a,b)

2021-07-05 20:30:13 87

转载 2021-07-05

篮球24秒计时1.设计思想与过程module digital(TimerH,TimerL,over,Reset,Stop,clk);output [6:0]TimerH;output [6:0]TimerL;output over;input Reset;input Stop;input clk;wire [1:0]H;wire [3:0]L;wire clk_1;fenpin UO (.clk(clk),.clk_old(clk_1));basketballtimer U1(ov

2021-07-05 20:24:04 131

原创 Quartus II

1.实验目的:对Quartus ii 进行仿真实验。2.实验内容:对教材《数字逻辑基础与Verilog设计》上P38实验进行仿真。3.实验原理:利用计算机进行仿真实验,使用Verilog语法。4.实验软件:Quartur ii和计算机。5.实验截图:6.实验视频:前往哔哩哔哩观看实验视频:https://b23.tv/ttcxwi7.软件安装视频:教学视频 Quartus II 软件安装与入门教程https://www.bilibili.com/video/BV1Mb411q7N

2021-03-14 00:39:49 420

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除