并发基础理论：缓存可见性问题、MESI协议、内存屏障

目录

1. 学习总结

2. 参考资料

---

1. 学习总结

缓存锁、利用缓存一致性实现，MESI代表数据的几种不同状态。

cpu通知其他cpu共享变量为Invalid状态时，通知优化策略如下：
（1）Store Bufferes：解决同步等待其他cpu响应的问题
（2）Store Forward(存储转发)：解决当前cpu再次从内测读取共享变量的问题（还未将缓存值刷新到内测）
（3）失效队列：同步Invalid通知到其他cpu时，将invalid消息发送到失效队列

内存屏障提供了一套解决CPU缓存优化而导致的顺序性和可见性问题的方案

 

 

2. 参考资料

https://zhuanlan.zhihu.com/p/84500221