
riscv-arch-test
文章平均质量分 94
CDerL
RISC-V、硬件建模、硬件验证、智能网卡、DPU、Android、NPU、AI、NIC(network_interconnect)软件架构
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
riscv-arch-test系列之riscof使用范例-从汇编文件生成elf文件
本片文章主要介绍下面命令的执行过程,来说明从汇编文件生成elf文件时如何进行的。分析该命令:该命令依次进行编译、反汇编和模拟运行,以验证汇编测试文件的正确性。汇编文件include文件model_test.h是通过riscof命令生成的,见文章<riscv-arch-test系列之riscof使用范例>见github仓库 文件定义了一些用于RISC-V测试合规性的宏,具体说明如下:主要宏定义解释:RVMODEL_DATA_SECTION: 定义了和段,用于主机与目标之间的数据交换。R原创 2025-03-10 07:00:00 · 2157 阅读 · 0 评论 -
riscv-arch-test系列之riscof使用范例
Python 插件仅是一个包含某些标准和定义函数的 python 文件,用于执行测试编译、执行和签名提取等活动。最后,dut-plugin 目录中还需要存在一个 env 目录,其中包含编译和运行 DUT 上测试所需的环境文件,如 model_test.h。此文件将捕获诸如 DUT/参考插件的名称、插件的路径、基于 riscv-config 的 yamls 的路径等信息。该目录还需要包含基于 riscv-config 的 isa 和 platform yamls,这些 yamls 提供了 DUT 的定义。原创 2025-03-09 08:00:00 · 1122 阅读 · 0 评论 -
riscv-arch-test系列之环境安装及运行
对于 RV32,此文件位于 riscof-plugins/rv32/config.ini,对于 RV64,此文件位于 riscof-plugins/rv64/config.ini。Spike 是官方的 RISC-V ISA 模拟器,也称为 RISC-V ISA 模拟器 (riscv-isa-sim)。这是安装 riscv-isac 和 riscv-ctg 的首选方法,因为更新的 riscv-ctg 将始终在此处维护。riscv-config/:包含各种 RISC-V 实现的配置文件的存储库。原创 2025-03-08 08:00:00 · 1018 阅读 · 0 评论 -
RISC-V Compliance Tests系列(lowRISC)之简介
RISC-V Compliance Tests 是一套用于验证 RISC-V 处理器实现是否符合 ISA(指令集架构)规范的测试程序。背景:RISC-V 是一个开放指令集架构,其开放性推动了生态系统中各种硬件和软件的快速发展。目的:通过标准化的测试用例,确保不同厂商或研究机构开发的 RISC-V 核心在实现时严格遵循规范,从而保证软件在不同实现间的兼容性。特点:测试用例通常涵盖从基本指令到各种扩展(如浮点、压缩、原子操作等),并且以开源形式发布,方便社区共同维护和改进。原创 2025-03-04 20:30:00 · 1016 阅读 · 0 评论 -
RISC-V Compliance Tests系列(lowRISC)之内容介绍
本文档描述了 RISC-V 合规性测试框架,该框架用于测试 RISC-V 设备对不同 RISC-V 规范的合规性。它解释了测试所需的结构、测试的框架、各个测试的运行以及测试套件。作为参考,它包括 RV32I 第一套测试的详细信息及其参考签名。它解释了如何设置不同的目标来运行测试。这是 Codasip 在 2017 年下半年开展的工作的扩展。原创 2025-03-04 20:30:00 · 738 阅读 · 0 评论