TLB 结构和工作方式

最新推荐文章于 2025-03-09 19:30:31 发布
原创 最新推荐文章于 2025-03-09 19:30:31 发布 · 4.4k 阅读 · 17 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文深入解析了TLB（Translation Lookaside Buffer）的工作原理及其在虚拟存储系统中的作用。TLB作为硬件缓存，用于加速虚拟地址到物理地址的转换过程，避免了频繁访问内存的开销。文章详细介绍了TLB的结构，包括虚页框号、物理页框号、页掩码等关键字段，以及有效位、脏位和缓存控制位等属性。同时，阐述了TLB的检索机制，当处理器遇到虚拟地址时，如何通过TLB快速查找对应的物理地址。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

TLB：

  • TLB 即 Translation Lookaside Buffer ，根据功能可以译为快表，直译可以翻译为旁路转换缓冲，也可以把它理解成页表缓冲。
  • 其中每一行都保存着一个由单个PTE(Page Table Entry,页表项)组成的块。
  • TLB里面存放的是一些页表文件（虚拟地址到物理地址的转换表）,如果没有TLB，则每次取数据都需要两次访问内存，即查页表获得物理地址和取数据。
  • TLB 是一个阵列结构，是为虚拟地址 (VA) 到物理地址 (PA) 转换的硬件机构,其为虚拟存储的硬件基础。
  • 快表是单独的寄存器，页表是存在于主存。

TLB结构：

VPN2虚页框号始终为偶数
ASID 

证某 TLB 项仅供某进程使用

处理器检索 TLB 时,会以CPU0->Entry_Hi->ASID[7:0] 域为当前进程的 ASID 与 TLB 项中的相比较

PageMaks页掩码为支持可变页大小而设
PFN物理页框号=VPN2
FLags VDC物理页属性

每个物理页,还有一些控制 Flags

V: Valid,1 位,置 1 说明该页是有效的。
D: Dirty,1 位,置 1 表明该页中的数据被修改过
C: Cache,3 位,指示对该页所用的缓存算法,可以设置之,而让处理器不将该页数据缓
存于 Cache

G 

Globle 位

如置该位为 1 ,则说明该 TLB 项是全局的,可供任何进程使用,TLB 检索时处理器将忽略 ASID 的检查。

PFN物理页框号=VPN2+1
Flags VDC物理页属性

每个物理页,还有一些控制 Flags

V: Valid,1 位,置 1 说明该页是有效的。
D: Dirty,1 位,置 1 表明该页中的数据被修改过
C: Cache,3 位,指示对该页所用的缓存算法,可以设置之,而让处理器不将该页数据缓
存于 Cache

 

工作方式：

  1. 处理器取虚址的高位作 VPN ,直接将其与 TLB 的所有项同时比较
  2. 有匹配的项且该项有效 (V 为 1) 则直接输出 PFN ,
  3. 否则抛出 TLB Refill 异常,后则由 OS 负责在该异常处理里将位于内存的页表读出,并以随机方式写入 TLB,
  4. 尔后异常返回,重新执行一次访存指令,因此会重走一次 TLB。

 

相关的CPU０寄存器

  • EntryHi 寄存器
  • EntryLo0寄存器
  • EntryLo1寄存器
  • PageMask寄存器
  • Index寄存器
  • Random寄存器
  • Wired寄存器
  • Contex寄存器

相关指令：

tlbrTLB 读指令直接读取 Index 所指示的 TLB 项,并将其内容分别
置入 PageMask,EntryHi,EntryLo0 和 EntryLo1
tlbwi/tlbwr索引方式写 TLB／随机方式写 TLB输入的 TLB 数据,亦置于EntryHi,EntryLo0 和 EntryLo1。入口项由 Index 寄存器／Random 寄存器指定。
tlbpTLB 查询指令以 EntryHi[VPN2] 检索整个 TLB ,有匹配的项则继续检查该项之 ASID 是否与
EntryHi[ASID] 相等,若满足,则将该项的索引值(标号)写入 Index 。若无满足条件
的项,则将 Index 的 31 位置为 1

 

【计算机体系结构】TLB和Cache
qq_40268672的博客
10-04 1760
在两级页表的虚拟存储系统中，需要访问两次物理内存才能得到虚拟地址所对应的物理地址，而物理内存的访问速度是远远慢于处理器的，为了对该过程进行加速，可以加入一个页表的缓存，该缓存将页表中最近使用的PTE缓存下来，因为它们在以后还可能被继续使用。这样的缓存被称为, TLB中存储页表中最近被使用的PTE，从本质上来讲，。然而，TLB不同于一般的cache，它只有，而至于空间相关性，TLB没有明显的规律。
TLB工作原理大揭秘：如何加速虚拟地址转换？
最新发布
操作系统内核探秘的博客
05-26 579
在现代计算机系统中，虚拟内存技术被广泛应用。虚拟内存允许程序使用比物理内存更大的地址空间，这极大地提高了系统的灵活性和多任务处理能力。然而，虚拟地址到物理地址的转换是一个复杂且耗时的过程，会影响计算机的性能。TLB作为一种特殊的缓存，其目的就是加速这一虚拟地址转换过程。本文的范围将涵盖TLB的基本概念、工作原理、算法实现、实际应用以及未来发展等方面。本文将首先介绍与TLB相关的核心概念，通过有趣的故事和生活实例引出主题，解释这些概念之间的关系，并给出相应的文本示意图和Mermaid流程图。
MIPS TLB 的结构(translated)
独自登高楼 望断天涯路
11-27 6047
实例分析: MIPS R3000上的一个简单的虚存和分页系统. Case Study: A simple VM and paging system for the MIPS R3000. 体系结构. 下面是将要分析的实例机器的内存层次结构:  * 一级cache. 64KB, 直接映像. Write allocate, write through. Physically address
快表，页表，swap，磁盘，
zjkyeah的博客
03-09 903
（Context Switch）时，进程的页表发生变化，TLB 可能包含过时的数据，导致错误的地址映射。这个转换通常由**页表（Page Table）**完成，但访问页表会引入额外的内存访问开销。希望这次的解释让你彻底搞懂 **Swap ≠ 普通磁盘，但它确实存在于磁盘上！优化 TLB，使不同进程的 TLB 条目共存，减少 TLB Flush 次数。的高速缓存，TLB 未命中时，CPU 需要访问。，以加速地址转换，减少访问页表的开销。TLB 的容量有限，未命中时，需要。，但它不完全等同于普通的磁盘存储。
深入解析计算机系统：TLB 层次结构
m0_72410588的博客
09-11 1965
TLB 是一种高速缓存，用于存储虚拟地址到物理地址的映射。当程序访问虚拟内存时，TLB 可以快速将虚拟地址转换为物理地址，以提高访存效率。TLB 是计算机系统中重要的组成部分，通过实现虚拟地址到物理地址的快速映射，提高了系统的访存效率。在深入理解 TLB 的层次结构、工作原理和性能优化方面，可以帮助我们更好地设计和优化计算机系统。通过对 TLB 层次结构的详细解析，我们希望读者能够对 TLB 的重要性有更深入的认识，并在实际应用中合理配置和优化 TLB，提升计算机系统的性能。
Linux缓存之TLB
多云转晴，适合debug的博客
07-16 2032
Linux缓存之TLB
linux当中的高速缓存以及tlb结构
m0_74282605的博客
03-14 255
这样的工作流程其实是可以工作的，但是人们对于速度的追求是没有止境的，为了平衡L1和处理器之间的时间差，大佬们在cpu芯片当中加入了TLB缓存，它是MMU直连的，速度堪比寄存器。高速缓存就是指位于CPU和主存（DRAM）之间的硬件存储，目前大多数都是3层，L1到L3，其访问速度以CPU时钟周期为单位的对照大致如下表（数字不太精确，有个直观感受）通常情况下，就是1当中说的形式，这里需要注意的是，如果选中的行没有在高速缓存当中，并且高速缓存已经满了，需要进行缓存的替换，具体替换策略有LFU，LRU等。
Linux内存管理笔记----TLB
叫好与叫座虽然不是对立面，但想在同一个作品中达到双重效果很难。
03-18 2507
TLB是Translation Lookaside Buffer的简称，可翻译为“地址转换后援缓冲器”，也可简称为“快表”。简单地说，，其中存储了当前最可能被访问到的页表项，其内容是部分页表项的一个副本。处理器在取指或者执行访问memory指令的时候都需要进行地址翻译，即把虚拟地址翻译成物理地址。而地址翻译是一个漫长的过程，需要遍历几个level的Translation table，从而产生严重的开销。
一种TLB结构优化方法1
08-03
总的来说，文章介绍的TLB结构优化方法通过设立独立的第三级页表基址缓存，解决了国产处理器中TLB性能不足的问题，有效地提升了处理器在处理虚拟地址转换时的速度和效率。这一优化策略对提升国产处理器在高性能计算...
tlb.rar_.tlb_TlB_虚函数接口
09-20
"TLB文件是一个说明文件.doc" 这个文件可能是关于如何理解和使用TLB文件的详细文档，涵盖了TLB文件的结构、如何导入和导出、以及与虚函数接口相关的编程实践等内容。阅读这份文档将有助于深入理解TLB文件在COM编程中...
.TLB格式查看器注册工具
06-01
2. TLB查看：工具还可能提供查看TLB文件内容的功能，帮助开发者理解组件的接口定义和结构。 3. 反注册功能：当需要卸载或更新组件时，工具可以方便地进行反注册，避免注册表混乱。 标签中的"com组件注册"强调了该...
【硬件架构SOC】TLB作用、工作过程及应用场景
记录嵌入式技能成长的博客
03-29 633
前段事件接触全志嵌入式软件招聘，线下笔试有一道题是谈一谈TLB的作用，本人为此查询网上的资料，结合自己的经历做出总结。​
地址翻译过程（TLB--＞页表--＞Cache--＞主存--＞外存）
weixin_69884785的博客
07-12 2338
地址翻译过程（TLB-->页表-->Cache-->主存-->外存） 1.地址结构 2.查找快表或页表：从虚拟地址--->物理地址 3.通过物理地址访问数据
TLB的那些事儿
omnispace的博客
03-11 8754
这两天因为某些原因，好好地研究了一下Intel的手册，比较系统地学习了一下和TLB相关的知识。以下内容主要来自Intel手册第三卷的第4章，第11章和第28章。 我们知道，现在内存寻址基本采用的是页表翻译机制，即给定一个虚拟地址，经过2~4层页表，得到一个物理地址。虽然该过程一般由硬件（MMU）完成，但是也会有一定的延迟。因此，为了加速页表翻译的过程，一般的处理器都会有一个翻译信息的缓存机制
深度理解TLB机制
Always__的代码世界
04-16 8826
TLB:Translation Lookaside Buffer. 根据功能可以译为快表，直译可以翻译为旁路转换缓冲，也可以把它理解成页表缓冲。里面存放的是一些页表文件（虚拟地址到物理地址的转换表）。当处理 器要在主内存寻址时，不是直接在内存的物理地址里查找的，而是通过一组虚拟地址转换到主内存的物理地址，TLB就是负责将虚拟内存地址翻译成实际的物理内 存地址，而CPU寻址时会优先在TLB中进
MMU内存管理单元之TLB快表
明故宫的记忆
09-01 3317
文章目录1. TLB快表1.1 MMU的cache ——TLB1.2 快速上下文切换FSCE1.3 Global TLB和non-global 1. TLB快表   页表以数据结构的方式存放在DDR中，假如cpu每做一次地址访问，都要去DDR里去取出1级描述符，然后解析1级描述符，再去查找2级描述符，解析2级描述符，加上偏移得到物理地址，那真是太慢了 1.1 MMU的cache ——TLB   TLB的全称是Translation Lookaside Buffer，我们知道，处理器在取指或者执行访问memo
TLB的原理和简介_20160324
The blog of XMAN
04-02 650
TLB的原理和简介
TLB表作用及特点
渣渣
07-26 3710
TLB:Translation Lookaside Buffer. 根据功能可以译为快表，直译可以翻译为旁路转换缓冲，也可以把它理解成页表缓冲。里面存放的是一些页表文件（虚拟地址到物理地址的转换表）。当处理 器要在主内存寻址时，不是直接在内存的物理地址里查找的，而是通过一组虚拟地址转换到主内存的物理地址，TLB就是负责将虚拟内存地址翻译成实际的物理内存地址，而CPU寻址时会优先在TLB中进行寻址。处理器的性能就和寻址的命中率有很大的关系。 映射机制必须使一个程序能断言某个地址在其自己的进程空间或地址空间
计算机组成原理：解析TLB和内存保护
OceanStar的博客
11-11 2120
机器指令里面的内存地址都是虚拟内存地址。程序里面的每一个进程，都有一个属于自己的虚拟内存地址空间。我们可以通过地址转换来获得最终的实际物理地址。我们每一个指令都存放在内存里面，每一条数据都存放在内存里面。因此，“地址转换”是一个高频的动作，因此其性能问题就非常重要了。 另外，因为我们的指令、数据都存放在内存里面如果被人修改/读取了内存里面的内容，我们的CPU就可能去执行我们计划之外的指令。这个指令可能是破坏我们服务器里面的数据，也可能是被人窃取了服务器里的敏感信息，也就是说内存安全是必须要保证的。 那现代C
TLB和TTW的区别
05-08
### TLB与TTW的区别及其在虚拟地址到物理地址转换中的作用 #### TLB（Translation Lookaside Buffer） TLB 是一种高速缓存，位于内存管理单元（MMU）中，专门用来加速虚拟地址到物理地址的转换过程。每当 CPU 需要访问内存时，都会先查询 TLB 是否已经保存了最近使用的虚拟地址到物理地址映射关系。如果命中（即找到了匹配的条目），则可以直接使用已缓存的结果而无需再次查找页表[^3]。这种机制显著减少了因多次访问慢速 DRAM 所带来的延迟问题。 #### TTW（Translate Through Walk） 相比之下，当 TLB 缓存未命中时，则触发所谓的 "page walk", 即 Translate Through Walk (TTW)，这是指由硬件自动沿着多级页表结构逐步定位所需的实际物理帧号的过程。在此期间，系统必须依次读取各个级别上的页目录项直到抵达底层具体的页表入口为止，这通常涉及到若干次连续性的存储器请求操作因而相对耗时较长[^2][^3]。 因此可以总结如下几点主要差异： - 性能表现上来看，得益于提前加载常用映射信息的优势，借助有效配置后的TLBs能够极大程度缩短每次单独寻址所需要耗费的时间周期；然而一旦遇到缺失情况就得退回到较缓慢的传统方式也就是执行TTWs来获取未知的新配对资料。 - 使用频率方面，在正常工作负载条件下大部分情况下都可以依靠少量预设好的快速通道完成任务处理而不必频繁调用复杂低效手段重新计算每一个实例下的确切关联数值。 - 实现成本角度考虑，构建更大容量更高性能水平版本类型的TLB装置无疑增加了制造难度同时也抬高了整体设备售价预算门槛；与此同时维持现有基础框架不变单纯依赖软件算法优化调整或许不失为另一种折衷解决方案之一。 ```python def tlb_lookup(virtual_address): """模拟TLB查找功能""" # 假定这里存在一个字典表示我们的简单TLB内容模型 tlb_cache = {0x1000: 0xA000, 0x2000: 0xB000} if virtual_address in tlb_cache: return f"HIT! Physical address is {tlb_cache[virtual_address]}" else: return "MISS!" def ttw_process(virtual_address): """演示如何通过逐层遍历页表进行地址解析(假设仅有两级)""" pd_base_addr = 0xFFFFF000 # 初始设定顶级页目录基址 # 提取出相应的索引字段组成组合键值用于后续检索动作 pde_index = (virtual_address >> 22) & 0x3FF pte_index = (virtual_address >> 12) & 0x3FF # 开始按照既定规则沿链路向下深入探索直至终点处获得最终成果物 pde_content = read_physical_memory(pd_base_addr + pde_index*4) pfn_value = extract_page_frame_number(pde_content) real_paddr = (pfn_value << 12) | (virtual_address & 0xFFF) return f"Physical address after walking:{real_paddr}" ```
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值