- 博客(11)
- 资源 (15)
- 收藏
- 关注
原创 ERROR: [Designutils 12-2331] Pin IOB_X0Y143 is the EMCCLK pin and must be programmed as an input whe
SOLUTION。
2023-05-22 17:56:03
379
原创 三种IP核总线接口比较分析
三种IP核总线接口比较分析(2018-01-13 09:26:44)转载▼标签: 三种IP核总线接口比较分析 原文地址:三种IP核总线接口比较分析作者:Stephen 作者:王智鸣田金文来源:华中科技大学图像识别与人工智能研究所 摘 要 首先介绍了可编程片上系统(SOPC)和IP(Inte11ectual Property)核的基本概念,然后介绍了Altera公司的两种总线标准Avalon和Atlant...
2021-03-15 15:25:21
1283
转载 WDF开发详解
WDF开发详解添加设备:hdwwizKMDF驱动程序框架KMDF 驱动程序框架由对象和事件回调例程构成。KMDF 框架中所有的事物都由对象表示,各种事件处理都由事件回调例程来完成。学习KMDF编程,主要是学习 KMDF 的各种对象、对象函数和时间回调函数的编程。一、1.KMDF 对像为了实现基于对象的技术,微软精心设计了对象模型并进行了封装,提供了属性方法和事件。无论是内核模式的驱动程序还是用户模式的驱动程序,都采用同一套对象模型构建,采用同一个基础承载。1...
2020-11-13 16:04:26
2807
原创 PDF阅读器关闭“使用手型工具阅读文章”功能
1、问题描述某些PDF文件打开时,光标显示的手型工具里面有个箭头,一点击鼠标左键,就跳转到下一页了。给阅读带来很多不便。2、原因因为这类PDF文档中带有“文章”(article),而PDF阅读器默认开启“使用手型工具阅读文章”功能。这一功能使得手型工具中出现箭头,并导致上述现象。普通的没有文章的PDF文件,打开后不会出现这种现象。3、解决方法(1)确认 文档中含有“文章”。...
2019-09-07 16:06:40
3055
原创 使用JTAG口烧录配置FLASH
使用JTAG口烧录配置FLASH一、概述本文提供一种使用JTAG烧录配置FLASH的方式,用来实现传统AS烧录配置FLASH的功能,适用于ALTERA系列FPGA二、基本思路将JTAG用来配置FPGA芯片的.sof文件,使用Quartus自带文件转换工具转换成.jic文件,再使用JTAG模式进行常规烧录即可三、转换流程(1)在Quartus...
2019-09-04 15:41:34
4713
原创 在Quartus中如何使用TCL脚本文件配制管脚
在Quartus中如何使用TCL脚本文件配制管脚quartus软件分配管脚的方法有两种,一是选择菜单“assignments->pins”进入管脚分配视图手动分配;第二种方法是利用tcl脚本文件自动分配。这里我来介绍第二种方法。1.生成tcl文件,按图例顺序操作其中TclScriptFilenam...
2019-08-14 15:04:18
1354
原创 quartus 使用技巧
quartus 使用技巧[设置上拉、生成网表等]引言:工欲善其事必先利其器 在fpga学习中,熟悉一个工具的使用是很有必要的,可以加快开发进度或者帮助我们更好的定位问题。本文总结一些quaruts的常用技巧以供大家参考,不是非常全面,如有更好的技巧,请留言讨论。 使用版本:quartus prime standard17.1 (win 10建议装15.0版本以上的,因...
2019-06-28 16:28:57
4390
1
原创 DDR2 PCB设计规则
采用单片16bit,1Gb内存颗粒,参考型号为MT47H64M16(1Gb) 16bit DDR2内存芯片管脚布局图DDR2与FPGA的信号连接关系如下表(采用单端DQS信号):DDR2 and FPGA pinout table No. DDR2 Signal 说明 DDR2 Pin...
2019-04-18 10:32:55
2177
1
转载 ERROR:Place:866 - Not enough valid sites to place the following IOBs: IO Standard: Name = LVC (20
在编译使用了DDR3 IP核 在进行map时出现了下面的错误:ERROR:Place:866 - Not enough valid sites to place the following IOBs: IO Standard: Name = LVCMOS25, VREF = NR, VCCO = 2.50, TERM = NONE, DIR = BIDIR, DRIVE_STR...
2018-12-04 14:39:17
2477
转载 ISE中的chipscope使用教程
一、软件与硬件平台 软件平台: 操作系统:Windows 8.1 开发套件:ISE14.7 硬件平台: FPGA型号:XC6SLX45-CSG324二、ChipScope介绍 ChipScope是Xilinx提供的一个校验FPGA设计的工具。它的本质是一个虚拟的逻辑分析仪,能调用FPGA内部的逻辑资源对代码...
2018-11-26 15:22:47
7031
转载 Xilinx FPGA 普通IO作为PLL时钟输入
普通IO不能直接作PLL的时钟输入,专用时钟管脚可以;普通IO可以通过BUFG再连到PLL的时钟输入上,但要修改PLL的设置 input clk的选项中要选择"No Buffer";具体内部布局分配可以通过 Xilinx的FPGA Editor来查看,ZYNQ的时钟管理也和之前的片子略有不同,之后在另一篇介绍,相关文档 <ug472_7Series_Clocking.pdf>...
2018-11-23 18:00:31
5280
External_Memory_Interface_for_Cyclone_V_device.pdf
2020-09-28
PCIe Protocol and AII HIP Feature introduction.pdf
2020-09-28
Quartus II Design Series_Timing_9_0_v1
2020-09-28
PCI Express 系统体系结构
2020-09-28
ARM Architecture Reference Manual.pdf
2019-09-04
4.网络设备驱动.zip
2019-09-04
VMWare网络设置.txt
2019-09-04
TimeQuese_Lab.rar
2019-09-04
smdesign.pdf
2019-09-04
Unix高级环境编程
2017-09-14
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人