差分放大器性能基石：深入解析CMRR与PSRR的设计考量与测量

1. 差分放大器的“火眼金睛”：为什么CMRR和PSRR如此重要？

大家好，我是老张，一个在模拟电路设计里摸爬滚打了十多年的工程师。今天想和大家聊聊差分放大器，这个模拟电路里的“常青树”。很多刚入行的朋友，包括我当年，一看到数据手册上密密麻麻的参数就头疼，什么增益带宽积、压摆率、输入失调电压……但有两个参数，如果你要做高精度信号处理，比如传感器接口、医疗心电图（ECG）前端、或者高分辨率ADC的驱动，那必须得把它们吃透。它们就是共模抑制比（CMRR） 和电源抑制比（PSRR）。

你可以把差分放大器想象成一个非常挑剔的“品酒师”。它的任务是从两杯非常相似的酒（两个输入信号）中，精准地品出它们细微的差别（差模信号），同时完全忽略掉两杯酒共同的、不好的味道，比如环境温度带来的影响（共模信号）。这个“忽略共同坏味道”的能力，就是CMRR。而PSRR呢，可以理解为这个品酒师自身状态要非常稳定，不能因为自己今天心情不好（电源电压有波动），或者喝了口水（地线有噪声），就影响了对酒本身味道的判断。一个优秀的品酒师，必须同时具备这两种素质。

在实际电路里，情况更具体。比如，你用热电偶测量炉温，那长长的引线就像天线，会捡拾到工厂里各种电机、继电器产生的50Hz工频噪声。这个噪声会同时、同幅度地出现在差分放大器的两个输入端，这就是一个典型的共模干扰。如果放大器的CMRR不够高，这个工频噪声就会被部分转换成差模信号，和微弱的温差电动势混在一起，最终你的读数就会跳来跳去，根本没法用。再比如，你的系统用一个开关电源供电，它的输出上总有几十毫伏甚至上百毫伏的纹波。这个纹波会通过电源引脚直接“污染”放大器的输出。如果PSRR很差，你放大出来的微小信号上就会叠加一个电源频率的噪声，信噪比急剧下降，高精度也就无从谈起了。

所以，CMRR和PSRR不是纸面上好看的理论数字，它们是决定你的电路在真实、嘈杂的电子世界里能否可靠工作的“性能基石”。接下来，我就结合自己踩过的坑和积累的经验，带大家深入这两个参数的内在世界，看看它们从哪来，我们如何在设计中拿捏它们，又该怎么准确地测量它们。

2. 共模抑制比（CMRR）：如何练就“视而不见”的本领？

2.1 CMRR到底是什么？从定义到直观理解

官方定义听起来有点绕：共模抑制比（CMRR） 是放大器的差模增益（A_dm）与共模增益（A_cm）的比值，通常用分贝（dB）表示。公式就是 CMRR = 20 * log10(|A_dm / A_cm|)。

咱们说得直白点。差模增益就是你想要的，比如100倍（40dB）。共模增益是你不想要的，它描述了当两个输入端电压一起同向变化时，输出端会产生多少不该有的变化。理想情况下，这个A_cm应该是0，那么CMRR就是无穷大。但现实很骨感，晶体管不可能完全匹配，电阻总有误差，所以A_cm总是一个很小的非零值。

我常用一个天平来类比。差分放大器的两个输入端就像天平的两端。你要称的是一根羽毛的重量差（差模信号），但此时突然刮来一阵风（共模干扰），同时吹动了天平的两个托盘。一个完美的、CMRR无穷大的天平，这阵风对两个托盘的影响完全一样，因此指针丝毫不会动。但实际的天平，两个托盘对风的阻力可能略有不同，导致指针还是会轻微晃动。这个晃动的幅度越小，说明天平的“抗风”（共模抑制）能力越强，CMRR就越高。

在电路层面，这个“不完美”主要来自三个地方，我称之为“CMRR三大杀手”。

2.2 CMRR的三大物理来源与设计权衡

第一个杀手：输入差分对管失配。 这是最主要、最常见的元凶。在CMOS工艺中，我们依赖两个精心设计的、紧靠在一起的MOS管（M1和M2）来构成输入对。但即便是最先进的工艺，这两个管子的阈值电压（Vth）、跨导（gm）、尺寸等参数也总有微小的随机偏差。当共模电压变化时，由于失配，流过两个管子的电流变化量不同，这个电流差就会在负载上产生一个差模输出电压。计算表明，由输入对管Vth失配（ΔVth）直接贡献的CMRR大约为 CMRR ≈ gm / (ΔVth * (∂gm/∂Vcm))，其中Vcm是共模电压。这意味着，在给定的偏置电流下，提高输入对管的跨导（gm）有利于CMRR，但更关键的是要减小失配ΔVth。

第二个杀手：负载不对称。 就算输入对管完全理想，如果它们俩的负载不一样，CMRR也会完蛋。在电阻负载差分对中，就是两个负载电阻R1和R2的阻值不匹配（ΔR）。在电流镜负载的差分对中，就是镜像电流的精度不够。负载失配会直接将共模电流变化转化为差模电压输出。其影响与输入对失配类似，都是直接“泄漏”共模信号。

第三个杀手：尾电流源阻抗非无穷大。 这个理解起来需要拐个弯。理想的电流源阻抗无穷大，像一个坚固的“墙”，把共模电压变化挡在外面，不让它影响输入对管的源极电位。但实际的电流源，无论是用单个MOS管还是 cascode 结构，其输出电阻（r_o）都是有限的。当共模电压升高时，它会通过这个有限的r_o，引起尾电流的微小变化，进而影响输入对管的工作点。有趣的是，对于基本差分对（电阻负载），尾电流源有限阻抗主要影响的是共模输出，而不是差模输出。也就是说，它会让输出端的直流电平随共模电压漂移，但不会直接产生差模误差。所以，针对这种共模输出变化，我们有时会定义一个“共模到共模”的抑制比。然而，在全差分放大器或某些反馈结构中，这个共模输出变化如果被不对称地处理，最终还是会影响到差模输出。

那么，作为设计师，我们该如何应对？

• 对付失配（杀手一和二）： 核心是匹配，匹配，还是匹配。在电路设计上，采用大尺寸的输入对管（增大面积可以平均掉随机失配）、使用共质心版图布局、添加虚拟器件（Dummy）来保证环境一致。对于负载，使用精心设计的、高输出阻抗的 cascode 电流镜，并同样做好版图匹配。
• 对付有限阻抗（杀手三）： 尽可能提高尾电流源的输出阻抗。采用 cascode 结构是标准操作。在要求极高的场合，甚至会使用带运放反馈的超级 cascode 或 Wilson 电流源，将输出阻抗提升到兆欧姆甚至更高量级。
• 架构选择： 对于超高性能需求，简单的电阻负载差分对可能不够。仪表放大器（IA）架构通过多级放大和深度反馈，能轻松实现120dB以上的CMRR。全差分运放配合共模反馈（CMFB）电路，能精确控制输出共模电平，间接提升了系统对共模干扰的抑制能力。

这里有个重要的权衡点：带宽 vs. CMRR。为了提高尾电流源阻抗，我们加了 cascode，引入了额外的极点，可能会影响频率响应和稳定性。为了匹配，我们用了大尺寸管子，寄生电容增大，也会限制带宽。所以，设计从来不是单点优化，而是在带宽、噪声、功耗、CMRR/PSRR之间反复权衡的艺术。

3. 电源抑制比（PSRR）：如何让放大器“百毒不侵”？

3.1 正负电源的“噪声攻击”与PSRR定义

如果说CMRR是防外部的“共模风”，那PSRR就是防内部的“电源毒”。任何现实世界的电源都不是绝对干净的电池。线性稳压器（LDO）有噪声，开关电源（DCDC）有纹波，数字电路开关会在电源线上造成毛刺。这些噪声会通过电源引脚直接耦合进模拟放大器的核心。

PSRR的定义和CMRR很像，但“攻击源”换成了电源。对于正电源VDD，其电源抑制比定义为：PSRR+ = 20 * log10(|A_dm / A_vdd2out|)，其中 A_vdd2out 是从VDD到输出端的小信号增益。同理，对于负电源/地VSS，也有 PSRR- = 20 * log10(|A_dm / A_vss2out|)。

这里有一个非常关键且容易被忽略的点，也是我早年仿真栽过跟头的地方：计算PSRR-（或PSRR for VSS）时，噪声不仅是直接注入到VSS引脚。所有以VSS为参考点的偏置电压，比如某个电流源的栅极偏压V_bias，它的产生电路（如带隙基准、分压电阻）通常也是接在VDD和VSS之间的。当VSS上有一个噪声v_ss时，这个V_bias相对于“真实的地”可能是不变的，但相对于“晃动的VSS引脚”来说，它就相当于叠加了一个 -v_ss 的噪声！因此，在仿真PSRR-时，最严谨（也是最恶劣）的做法是，不仅在VSS引脚加交流小信号，还要在所有属于“VSS电源域”的偏置节点上，同步地加上同样的小信号。很多仿真结果过于乐观，就是因为漏掉了这一步。

3.2 PSRR的耦合路径与优化思路

电源噪声是如何溜进输出端的？路径主要有几条：

1. 直接耦合路径： 对于简单的共源放大器，负载电阻/电流源直接连到VDD。VDD上的噪声几乎可以无衰减地出现在输出端，所以这种结构的PSRR+非常差。差分对结构本身提供了一定的对称性来抑制电源噪声，但前提是绝对对称。
2. 通过电流源耦合： 这是最主要的一条路径。无论是尾电流源还是负载电流源，它们的输出阻抗都是有限的。电源噪声会调制这些电流源的电流，从而改变放大管的偏置点，最终影响输出。提高这些电流源的输出阻抗（用cascode），是提升PSRR（尤其是低频PSRR）最有效的手段之一。
3. 通过寄生电容耦合： 在高频下，晶体管栅-漏、栅-源、源-衬底之间的寄生电容会成为低阻抗通路，让电源噪声直接耦合到信号路径。版图设计时，尽量减少敏感节点（如输入栅极、高阻抗节点）与电源线之间的寄生电容至关重要。
4. 通过衬底耦合： 在单片集成电路中，所有器件共享同一个衬底。数字电路的开关噪声会通过衬底传播，干扰敏感的模拟放大器。使用深N阱隔离模拟模块、增加保护环（Guard Ring）是必须的版图措施。

对于全差分放大器，我们通常更关心其共模PSRR。为什么呢？因为正负电源上的同相噪声（比如VDD和VSS同时上下波动），会以共模形式出现在两个输出端。如果后级电路（比如ADC）的共模抑制能力有限，这个噪声就会造成问题。因此，全差分运放内部的共模反馈环路，其设计不仅要稳定输出共模电平，还要对电源噪声有足够的抑制能力。

优化PSRR是一个系统工程：

• 电路级： 采用共源共栅（Cascode）结构，极大提升所有电流源的阻抗。使用差分结构并确保对称。考虑采用专门的电源噪声抑制电路，比如在内部关键偏置点使用RC滤波。
• 版图级： 为模拟模块提供独立的、干净的电源线和地线（AVDD， AVSS）。电源线尽可能宽，减少电感。敏感信号线远离电源线。充分使用保护环和隔离技术。
• 系统级： 为模拟电路部分使用高性能的LDO进行二次稳压，而不是直接使用开关电源的输出。在电源引脚附近放置足够且合适的高频、低频去耦电容，为噪声提供最短的返回路径。

4. 从仿真到实测：如何准确评估CMRR和PSRR？

设计做得再好，不能准确评估也是白搭。仿真和测试是验证CMRR和PSRR的两只眼睛。

4.1 仿真中的设置与陷阱

在Cadence Spectre或类似工具中仿真CMRR和PSRR是标准流程，但细节决定成败。

CMRR仿真：

1. 将放大器接成单位增益缓冲器或其他固定增益配置（确保工作在线性区）。
2. 在两个输入端同时施加一个相同的交流小信号源（例如，AC幅度1V，相位0°）。这模拟了共模输入。
3. 进行AC分析，直接查看输出端差模电压（对于单端输出，就是Vout；对于全差分输出，是Vout_p - Vout_n）的幅度。
4. 这个输出幅度（以V/V计）就是共模增益A_cm。然后用你设定的差模增益A_dm除以它，再取20*log10，就得到CMRR(dB)。很多仿真器也支持直接做“CMRR分析”，但理解背后的手动设置方法能帮你排查问题。

PSRR仿真：

1. 同样，先配置好放大器的直流工作点。
2. 在需要测试的电源引脚（如VDD）上，串联一个大电感（例如1G亨） 到理想的直流电压源。在直流电压源上再叠加一个交流小信号（AC 1V）。这个大电感在直流时短路，保证直流供电；在AC分析时开路，迫使交流信号全部注入到芯片的电源引脚。
3. 将其他所有电源（如VSS）接理想的交流地。
4. 进行AC分析，查看输出端的交流幅度，这就是A_vdd2out。计算 20*log10(A_dm / A_vdd2out)。
5. 切记！ 仿真PSRR-时，除了在VSS引脚加交流信号，一定要记得检查所有以VSS为参考的偏置节点，按前述方法处理。

仿真时常见的坑：忽略了放大器的输入共模范围，导致在施加共模AC信号时，放大器某个管子进入了线性区或截止区，结果完全失真。所以仿真前，一定要先用DC扫描确认共模输入范围。

4.2 实际测试的挑战与方法

到了PCB测试阶段，情况更复杂。你面对的是一块布满寄生参数的真实电路板。

CMRR测试： 你需要一个能产生高纯度、高共模、低失真差分信号的源。直接用一个信号源同时驱动两个输入端？不行，因为信号源输出阻抗和线缆阻抗的不匹配，会立刻引入误差。标准方法是使用一个仪表放大器或者音频变压器来生成共模信号。测试时，要确保测试频率远低于放大器的带宽，并且要测量输出端的残余差模信号，这需要用到高性能的差分探头或真差分输入的频谱分析仪。板子上的接地环路、屏蔽不良，都会引入额外的共模噪声，让你的测试结果比仿真差很多。

PSRR测试： 你需要一个能在直流电源上叠加纯净交流纹波的装置。专业的方法是使用“纹波注入器”或“网络分析仪+偏置Tee”。自己搭的话，可以尝试用信号发生器通过一个适当大小的耦合电容注入到电源线中，但要注意阻抗匹配和直流隔离。测试的关键是，测量的是输出端的噪声，而不是电源线上的噪声。同样需要用频谱分析仪来精确测量在注入频率点上的输出噪声幅度，并与输入信号幅度比较。

无论是仿真还是测试，都要关注频率特性。CMRR和PSRR都不是一个固定值，它们会随着频率升高而恶化。数据手册上通常只给出低频（如100Hz）的值，但你必须关注曲线，看它在你的信号带宽内是否还能保持足够高的抑制比。很多时候，电路在低频下PSRR很好，但到了几百kHz，由于寄生电容耦合，抑制比可能下降40dB，这对于开关电源噪声来说可能是致命的。

5. 实战案例：为一个24位ADC设计前端差分驱动

光说不练假把式。最后，我分享一个之前做过的真实项目片段：为一个24位Σ-Δ型ADC设计前端差分驱动放大器。ADC要求输入信号幅度为±2.5V差分，但传感器来的信号是单端0-10mV，并且叠加了高达±5V的共模电压和丰富的开关电源噪声。

需求分析：

1. 增益： 需要约500倍的差模增益。
2. CMRR： 至少120dB @ 50Hz/60Hz，以抑制工频共模干扰。
3. PSRR： 至少110dB @ 100Hz，并且在高至1MHz的开关电源纹波频率（500kHz）处，仍需保持80dB以上。
4. 噪声： 自身噪声要极低，不能淹没微弱的传感器信号。

架构选择与权衡： 直接用一个高速运放搭成差分放大？很难同时满足高增益、高CMRR和低噪声。我最终选择了三运放仪表放大器架构。第一级是两个同相放大器，提供高输入阻抗和大部分增益；第二级是一个差分放大器，实现共模抑制和单端转差分。这个架构的CMRR天生就很高，主要取决于第二级四个匹配电阻的精度。我选择了0.1%的精密薄膜电阻，并通过激光调阻进一步匹配。

针对PSRR的特别处理：

1. 电源设计： 整个模拟前端由一颗超低噪声LDO单独供电。在LDO的输入和输出端，都并联了钽电容（低频）和陶瓷电容（高频）组成的去耦网络。
2. PCB布局：
   • 为仪表放大器芯片划分了独立的模拟地平面，并通过单点连接到系统主地。
   • 电源线进入芯片前，先经过一个π型滤波器（铁氧体磁珠+电容）。
   • 所有敏感信号走线（放大器输入、输出）都远离电源线和数字部分。
   • 在芯片的电源引脚正下方（PCB另一面）放置了紧挨着的去耦电容，以最小化回路电感。
3. 芯片内部： 我选择的仪表放大器芯片本身具有>100dB的PSRR，但其数据手册的曲线显示在100kHz后开始下降。因此，外部电源的纯净度至关重要。

结果与反思： 最终测试结果，在50Hz下CMRR达到了125dB，完全满足要求。PSRR在100Hz下为118dB，在500kHz下仍有78dB，成功压制了后端开关电源的纹波。这个项目让我深刻体会到，高CMRR/PSRR的设计，五分在芯片选型，三分在电源和PCB设计，两分在调试和测试。仿真可以给你一个理想值，但真实的性能是靠干净的布局布线、扎实的电源处理和严谨的测试方法保障的。纸上得来终觉浅，绝知此事要躬行。每当看到那些稳定的、高分辨率的采样数据时，你就会觉得在CMRR和PSRR上下的那些功夫，都值了。