software工程师-优快云博客

原创 [FreeRTOS] Using FreeRTOS on RISC-V Microcontrollers

FreeRTOS 10.2.1版本开始，官方加入risc-v demo,并且增加目录source/portable/gcc/risc-v .正式官宣对risc-v soc的支持，改动部分可以参考以下地址：https://www.freertos.org/Using-FreeRTOS-on-RISC-V.html实际上对于risc-v soc的使用，很多用户早就可以运行于FreeR...

2019-07-30 16:59:41 2872

原创 [小知识]总结CSRs寄存器的读写指令

在之前的文章中介绍scr1时，对CPU IPIC register操作指令是有限制的，只能用csrrw/csrrwi。那这堆指令到底什么区别呢https://blog.youkuaiyun.com/kuankuan02/article/details/91489378针对CSRs操作指令，我们来重新梳理一下。首先明确，真正的机器码只有6条指令：csrrw (CSR read an...

2019-07-11 11:26:39 20055 4

原创 [小知识]节约一条指令的启发

今天又受教了，在汇编中对于一条指令的计较，代表了更高的性能和更小的 code size，工程师不能仅仅满足于功能的实现，挖掘硬件和编译器的全部潜力才是目标。学无止境~1，之前讲到SCR1的CPU Timer寄存器是MMIO的，定义为：#define MEM_MTIME_CTRL 0x00490000#define MEM_MTIME_DIV 0x00490004#define ...

2019-06-14 15:42:39 388

原创 [小知识] gnu.linkonce.xxxx

同事看了我之前的ld脚本，问这个*(.gnu.linkonce.t.*) 是干啥的，可以拿掉吗？说实话只知道这类输入段在我们系统中是没用的，拿掉没问题，但具体讲不明白其功能作用。我们的soc使用Freertos，这是前提。然后去网上搜了一下相关资料，这里做个记录。https://www.oreilly.com/library/view/mastering-assembly-pro...

2019-06-13 11:34:10 1746 1

原创 SCR1（RISC-V）介绍

https://riscv.org/risc-v-cores/百度了一下，Solderpad Hardware License v. 0.51许可证和Apache2.0软件许可证相关联，以它为基础但它包含了更多的ip。SCR1 的体系结构是RISC-V ，版本 user spec2.2, privileged spec 1.10github上地址 https://github...

2019-06-12 14:37:58 7243 1

原创 RISC-V 资源了解下

RISC-V基金会 https://riscv.org/ 可以下载文档，查看相关新闻和消息。https://riscv.org/specifications/ 这是非特权级文档，以前叫user level ISA ，现在叫Unprivileged ISAhttps://riscv.org/specifications/privileged-isa/ 这个是特权级指令文档， Pri...

2019-06-11 14:12:55 2349 1

原创 [有感]RISC-V工程师回csdn，感慨一下

有一年多没有更新，主要是太懒，工作很安逸。没有996的压力，没有新技术的激励，过于平淡的工作，也忘了自己的初衷。人还是需要有目标才有动力，对于我们普通人来说，生活中需要有个trigger让自己努力起来。也许是生活压力，也许是某人给的刺激，也许是自己的兴趣爱好，也许就是为了爱的人、爱的家、爱的国！！好吧，最近看华为被美国制裁刷了屏，内心很不平静，骂人没用，不骂又憋内伤，我辈俗人只有相信自...

2019-06-10 16:29:16 2279

我在windows7 32/64bit系统下都分别试过，编译 OK 采用的是 eclipse + GNU ，具体链接如下(32bit)： GNU 编译器https://github.com/gnu-mcu-eclipse/riscv-none-gcc/releases/tag/v7.2.0-1-20171109[^](gnu-mcu-eclipse-riscv-none-gcc-7.2.0-1-2...

2018-02-08 10:33:07 6225

原创使用gnu 编译picoRV32 c/asm 代码

小提示：1，大家本身了解eclipse使用，也已经安装了gnu+eclipse环境，参考： http://blog.youkuaiyun.com/kuankuan02/article/details/792334422，同时下载了 picoRV32的 open source code:https://github.com/cliffordwolf/picorv323，你要有硬件环境可以跑bin

2018-02-05 21:45:45 2389 1

原创 RISC-V ISA极简介绍

1，CPU register如下图，和 ARM的一个明显区别是没有PC寄存器给你直接操作，对于写ASM 没有感觉到有影响。另外就是通用寄存器更多了，所有的save和restore操作的指令更多了，也就是上下文操作时间消耗的时间更多，但是RISC-V有定义RV32E指令集，只使用一半的寄存器(16个)，对于嵌入式开发来说应该是利好的，可惜我还没有编译成功。2，下图RISC-V伪指令和ba

2018-02-03 22:00:10 7359 2

原创 picoRV32 CPU introduction(开源cpu)

RISC-V 最早是UC Berkeley 1992年的一个项目并用于课程教学，是基于MIPS-II ISA演变而来。2000年MIT在此基础上进行项目研究，并在2002年进入了课程教学。RISC-V ISA是从2010年夏开始定义，已经与早期受MIPS启发的设计完全不同。自从2014年5月RISC-V 2.0版本之后，RISC-V ISA被快速采用，在2015年8月开始成立了非赢利性的RIS...

2018-01-31 21:33:18 8902 2

kuankuan02的博客