4、FPGA技术与知识产权核设计全解析

FPGA技术与知识产权核设计全解析

1. FPLD技术基础

FPLD（现场可编程逻辑器件）具有多种特性。存在宽总线（Altera称之为可编程互连阵列，PIAs），其延迟较短。将这种总线与固定的SPLD（简单可编程逻辑器件）时序相结合，CPLD（复杂可编程逻辑器件）能够实现可预测且短的引脚到引脚延迟。不过，SPLD中的解码器通常较小且速度快，但对于算术电路，即使位宽适中，也需要CPLD的许多乘积项，这使得SPLD在实现大多数微处理器时缺乏吸引力。

FPLD几乎涵盖了所有的存储技术，包括SRAM、EPROM、E2PROM和反熔丝。不同的技术决定了器件是可重新编程还是一次性可编程。
| 技术 | 可重新编程 | 系统内可重新编程 | 易失性 | 复制保护 | 示例 |
| ---- | ---- | ---- | ---- | ---- | ---- |
| SRAM | 是 | 是 | 是 | 部分有加密保护 | Xilinx Zynq、Altera Cyclone |
| EPROM | 是 | 否 | 否 | 是 | Altera MAX5K |
| E2PROM | 是 | 是 | 否 | 是 | AMD MACH |
| 反熔丝 | 否 | 否 | 否 | 是 | Actel ACT |
| Flash | 是 | 是 | 否 | 是 | Xilinx XC9500、Cypress Ultra 37K |

大多数SRAM器件可通过单比特流进行编程，这减少了布线需求，但增加了编程时间（通常在毫秒级），并且可能存在IP被盗用的风险。SRAM器件基于静态CMOS存储技术，是系统内可重新编程的，但需要外部“引导”设