存储器分为内存(易失性存储器)和外存(非易失性存储器)
内存:SRAM和DRAM
SRAM,静态RAM。每个单元由6个晶体管组成,用于CPU和GPU缓存;
DRAM,动态RAM。每个单元由1个晶体管组成,用于内存条;
寄存器(SRAM)
内核的控制部件(CU)中,含指令寄存器(IR)和程序计数器(PC);
内核的算术及逻辑部件(ALU)中,累加器(ACC)
高速缓存Cache(SRAM)
L1 Cache:每个内核独享,KB级;
L2 Cache:可能每个内独享,可能多个内核共享,MB级;
L3 Cache:共享,MB级;
缓存不在CPU内核。
参考:https://blog.youkuaiyun.com/hellojoy/article/details/54744231
Cache运作机制
系统开机时,Cache中无内容。当CPU送出一组地址去访问内存时,被访问的内存的内容才被同时“拷贝”到Cache中。此后,每当CPU访问内存时,Cache 控制器要检查CPU送出的地址,判别CPU要访问的地址单元是否在Cache 中。若在,称为Cache 命中,CPU可用极快的速度对它进行读/写操作;若不在,则称为Cache未命中,这时就需要从内存中访问,并把与本次访问相邻近的存储区内容复制到Cache 中。未命中时对内存访