【计算机-内存】 Channel > DIMM > Rank > Chip > Bank > Row /Column

本文详细介绍了计算机内存的结构,从Channel、DIMM、Rank、Chip、Bank到Row/Column,深入剖析了内存的工作原理。Channel通常为双通道设计,提升内存带宽;DIMM提供64位数据通道,每个Rank由片选信号控制,单Rank、双Rank和四Rank分别对应不同的数据处理方式;Chip提供不同位宽的数据,Bank则组织内存颗粒形成存储单元。主存储器包括存储体、逻辑部件和控制电路,通过地址寄存器和数据寄存器完成读写操作。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

Channel > DIMM > Rank > Chip > Bank > Row /Column

Channel

双通道:CPU外核或北桥有两个内存控制器,每个控制器控制一个内存通道。内存带宽增加一倍。(理论上)

DIMM

双列直插式存储模块,提供了64位的数据通道。

一条DIMM上至少有8颗内存颗粒,排列在DIMM的一面或两面上。标准的DIMM的每一面有足够的空间容纳第9颗芯片,第9颗芯片用来存储4bits或8bits的ECC.。

Rank

通过DIMM上一部分或所有内存颗粒产生一个64位的block。

Single-Rank(1R)由一个片选信号控制。

Double-Rank(2R),产生2个64位Block,由2个片选信号控制,这2个片选信号是交错的,不争抢内存总线。

Quad-Rank(4R),产生4个64位Block,由4个片选信号控制,这4个片选信号是交错的,不争抢内存总线。

Single-Rank有优势,有些CPU不仅对内存容量有限制,对RANK数也有限制。

内存控制器只允许CPU每次与内存进行一组64bits的数据交换,这一个64bit的带宽就是一个rank,即1rank = 64bits。

组成一个rank,内存需要有16片x4的芯片或者8片x8的芯片(没有x4和x8的芯片混搭的情况)。

参考:http://www.sohu.com/a/168446287_781333  DDR扫盲——single rank与dual-rank 

Chip

内存颗粒(chip),提供4bit/8bit/16bit/32bit的数据,提供4bit的芯片记作x4,提供8bit的芯片记作x8

Bank

组成一个rank,内存需要有16片x4的芯片或者8片x8的芯片

[Hardware Error Log Number]: 2 Time: 2025-07-26 03:30:41(UTC+00:00) Collect: BIOS(SMI) SMI Serial Number: 1 Collect Integrity: Validate(0X00) CPU: 1(Socket: CPU2) Core: uncore Module: MCA Bank19(IMC 3 Chan 0) MCA Mode: Legacy IA-32 MCA ----------------------- MCA REPORTING ERROR ----------------------- Retry_Rd_Err_Address: [DIMM160](UC,CS0,C0,BankGroup 0,Bank 3,Column 48,Row 305,Device NA) (SYSADDRESS: 0x1809a958000) ----------------------- MCA M2M OR IMC ECC REGISTER DUMP ----------------------- IA32_MCi_STATUS: 0XF2027D40010800B0 IA32_MCi_ADDR: 0X000002C5B54E9F00 IA32_MCi_MISC: 0X0000000000000000 CORRERRORSTATUS: 0X00006000 RETRY_RD_ERR_LOG: 0X8880B88B RETRY_RD_ERR_LOG_PARITY: 0X73DE971D29ADF99F RETRY_RD_ERR_LOG_MISC: 0X00000014 RETRY_RD_ERR_LOG_ADDRESS1: 0X94000080 RETRY_RD_ERR_LOG_ADDRESS2: 0X40814FE4 RETRY_RD_ERR_LOG_ADDRESS3: 0X000002C5B54E9F00 CORRERRCNT: 0X00000000 RETRY_RD_ERR_SET2_LOG: 0X8880888B RETRY_RD_ERR_SET2_LOG_PARITY: 0X76138885365E0AAF RETRY_RD_ERR_SET2_LOG_MISC: 0X0000007A RETRY_RD_ERR_SET2_LOG_ADDRESS1: 0X80C30000 RETRY_RD_ERR_SET2_LOG_ADDRESS2: 0X40800131 RETRY_RD_ERR_SET2_LOG_ADDRESS3: 0X000001809A958000 CORRECTION_DEBUG_LOG: 0X00000000 RETRY_RD_ERR_SET3_LOG: 0X8880C88B RETRY_RD_ERR_SET3_LOG_PARITY: 0X76138885365E0AAF RETRY_RD_ERR_SET3_LOG_MISC: 0X0000007A RETRY_RD_ERR_SET3_LOG_ADDRESS1: 0X80C30000 RETRY_RD_ERR_SET3_LOG_ADDRESS2: 0X40800131 RETRY_RD_ERR_SET3_LOG_ADDRESS3: 0X000001809A958000 CORRECTION_DEBUG_PLUS1_LOG: 0X00000000 CORRECTION_DEBUG_DEV_VEC_1: 0X00000000 CORRECTION_DEBUG_DEV_VEC_2: 0X00000000
最新发布
07-30
引用\[1\]和\[2\]提到了单列内存和双列内存之间的区别,但没有提到DDR4的rowcolumn。引用\[3\]提到了内存控制器和通道的概念,但没有具体涉及DDR4的rowcolumn。 DDR4是一种内存标准,它使用了行(row)和列(column)的地址来访问内存中的数据。行和列是内存中存储单元的组织方式。行是内存中的一组存储单元,而列是行中的一个存储单元。通过指定行和列的地址,CPU可以读取或写入特定的内存单元。 DDR4内存的行和列的数量是由内存控制器和内存模块的设计决定的。不同的内存控制器和内存模块可能具有不同的行和列的数量。这些参数通常在内存模块的规格书中可以找到。 总结起来,DDR4内存使用行和列的地址来访问内存中的数据,但具体的行和列的数量取决于内存控制器和内存模块的设计。 #### 引用[.reference_title] - *1* *3* [DDR的Controller、ChannelChipRankBankRowColumn、Sided](https://blog.youkuaiyun.com/muaxi8/article/details/124590174)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^insertT0,239^v3^insert_chatgpt"}} ] [.reference_item] - *2* [DDR的Controller、ChannelChipRankBankRowColumn、Sided、Dimm](https://blog.youkuaiyun.com/u013372900/article/details/121155029)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v91^insertT0,239^v3^insert_chatgpt"}} ] [.reference_item] [ .reference_list ]
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值