AIIC

Verilog 中的函数Verilog HDL与大多数可编程语言一样，将使用率很高的代码，按照软件工程的思想，写成函数，这样，该函数可以被多次调用。Verilog中函数常用语三种情况：1. 数学算术操作 Mathematical Manipulation2. 组合逻辑 Combinational Logic Sequences3. 数据的转换 Conversions of

      在设计VORC时，发现对其进行层次化设计是一种好的方法。      VORC的层次化设计就是将各个子功能模块（乘法、加法等）设计成子模块，而在顶层只进行例化。这样层次清晰，逻辑关系明确，容易进行仿真和验证。在对VORC进行功能仿真以及更正错误时效果非常明显。      在Verilog中，顶层模块调用底层模块的语法很简单：               底层子模块名  实例名