vivado生成BRAM ROM表

最新推荐文章于 2025-06-17 22:30:00 发布
最新推荐文章于 2025-06-17 22:30:00 发布
阅读量3.2k 收藏 5
点赞数 1
分类专栏： Xilinx-Vidado-HLS-Zynq
本文介绍如何在Vivado下使用BRAM作为ROM，并以zc702开发板为例，详细讲解了从添加IP到生成bit文件的过程，包括设置BRAM接口、配置BlockMemoryGenerator以及ROM初始化文件的加载。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >


在vivado下使用bram的文章很多，这里我想用的bram作为ROM使用。在zc702开发板上实现。

首先在vivado的block design中添加IP，选择axi bram进行搜索，选择“AXI BRAM Controller”，如下图所示

image

然后输入blk，进行搜索，选择“Block Memory Generator”

image

然后使用推荐的连接自动化“Run Connection Automation”，进行连接。

image

在“AXI BRAM Controller”的设置中，设置BRAM接口为1个，如下图所示

image

然后双击“blk mem”模块，进行属性编辑，在“Basic”标签下设置为single port ROM模式

image

然后在“Other Options”标签下，选择“Load Init File”，如下图所示

image

xilinx支持的ROM初始化文件格式为.coe文件。

coe文件的格式如下，第一行为设置数据的进制，如下图为10进制，然后是数据，以逗号分隔，以分号结尾。

image

在“Other Options”标签下的“Edit”可以对coe文件的有效性（格式）进行验证，验证成功后，再“generate output products”，生成bit文件。需要说明一下，最终起作用的是.mif文件；

image

在vivado的“Address Editor”中查看一下bram对应的ROM的地址，便于在sdk中通过代码读取数据。

image

将生成的bit文件导入SDK，新建sdk工程，由于以前建立的基于ucos的工程，所以在hello world的工程模板中，增加了读取ROM的代码，如下

image

sdk中调试运行结果如下

image

【FPGA教程案例5】基于vivado核的ROM设计与实现
FPGA/MATLAB学习教程/源码/项目合作开发
07-02 2099
在FPGA中，ROM是一个十分重要的模块，通过ROM可以将一些复杂的数据根据地址信息进行输出，在本课程中，通过一个案例来活学活用ROM。测试数据准备：根据本博客内容【小技巧】使用MATLAB产生coe文件和mif文件供FPGA调用方法整理_fpga和matlab的...
FPGA 基于 Vivado 核的 ROM 设计与实现
走向CTO的路上...
03-05 601
ROM（只读存储器）是一种非易失性存储器，可以在 FPGA 中用于存储固定数据或程序代码。在 FPGA 设计中，ROM 通常用于初始化数据表、查找表（LUT）、固件和配置参数等。Vivado 提供了便捷的 IP 核，可以快速实现和集成 ROM 模块。Verilog 示例代码input wire [5:0] addr, // 地址输入output reg [31:0] config_data // 配置数据输出endmodule。
FPGA基础 -- BRAM简介
最新发布
sz66cm 学习随笔
06-17 527
摘要： BRAM（Block RAM）是FPGA芯片内置的大容量专用存储器，适用于图像缓存、FIFO等需要大量存储的场景。与普通寄存器（reg）相比，BRAM容量更大、功耗更低，但需严格遵循同步读写时序（如时钟上升沿触发）。关键实现方法： 语法：定义数组（如reg [7:0] memory [0:1023]）； 时序：用always @(posedge clk)同步读写。 综合工具（Vivado/Quartus）会自动识别此类代码为BRAM，并通过日志或RTL视图确认。示例代码展示了8位1024深度的BRA
Vivado（2017.1）中 BRAM IP核的配置与使用（2）
XXQ121的博客
07-26 2908
        BRAM中存储与提取数据的时序： 在BRAM中，若是要存储数据，那么则将地址与数据同时，也就是在同一个时钟下送入RAM即可完成数据的存储。 若是要提取数据，那么只要给RAM送地址信号即可，但是RAM的数据并不是和地址的同一个时钟下送出数据的。而是延迟一个时钟送出数据。比如说，若是在第一个时钟下将地址送入到RAM，那么数据会在第二个时钟下送出。所以只要注意下数据提取时的时序即可。...
Vivado 下 IP核 之ROM 读写
yishuihanq的博客
05-19 1万+
本实验基于Xinlinx 黑金AX7A035FPGA开发板在Vivado平台下，介绍如何使用 FPGA 内部的 ROM 以及程序对该 ROM IP 核的数据读操作。
VIVADO 配置bram
qq_35608277的博客
03-04 1209
https://blog.youkuaiyun.com/u014485485/article/details/78882027
vivado使用Bram
04-03
根据用户提供的引用资料，BRAM可以用作RAM、ROM和FIFO，而设计时需要注意HDL的限制，比如不能在同一个always块中进行多个读写操作。 首先，我应该分步骤说明BRAM的设计流程。可能包括IP核配置、HDL代码注意事项以及...
vivado ROM IP核简单使用
Master_0_的博客
03-23 3788
vivado ROM IP核简单使用
使用vivado的bram ip 去替换sram和rem和rom可以吗？应该怎么操作？使用脚本的话，脚本怎么写？
05-30
可以使用 Vivado 的 BRAM IP 替换 SRAM、REM 和 ROM。以下是一些操作步骤： 1. 打开 Vivado 工程，并添加 BRAM IP。 2. 在设计视图中选择需要替换的 SRAM、REM 或 ROM。 3. 右键单击该模块，选择 "Replace IP"。 ...
用Python脚本生成Vivado的ROM初始化文件(.coe文件)
wh201906的博客
06-12 3044
之前用Xilinx的板子做波形发生器，涉及到用.coe文件初始化BROM的内容。网上的波形生成软件大都是生成.mif文件以供Quartus使用，因此自己用Python写了一个脚本。 代码如下： from math import * from matplotlib import pyplot as plt # 用于预览生成的波形 # FILENAME = "512_square.coe" # 方波 # FILENAME = "512_sine.coe" # 正弦波 # FILENAME = "512_ram
RomRam_vivado_
09-30
在Vivado的IP Catalog中，可以找到预先定义的Memory Interface Generator（MIG）模块，如Block RAM (BRAM)或UltraRAM (URAM)，它们可以自动生成ROM或RAM的硬件描述语言（HDL）代码。用户可以根据需求配置这些模块，...
Vivado rom IP核 coe文件
01-16
使用matlab生成的供ROM IP核使用的coe文件，里面一共有四个，分别是正弦，方波，三角波以及三种合在一起的采样文件，位宽都是10bit，前三个深度为4096，最后一个为4096*3
vivado中bram简单使用
qq_43437383的博客
12-13 2848
vivado中bram的简单使用
ZYNQ7000 学习（二十六）使用 VIVADO 例化 BRAM 实现VGA 缓存驱动
QQ1391074994的博客
05-06 2216
使用 VIVADO 例化 BRAM 实现VGA 缓存驱动 学习内容 本节课程的实现目标仍为 VGA 显示，但是与第 25课的不同 之处 在于，本 节将例化 VIVADO 中的 BRAM 实现缓存 ，分辨率 仍为 640*480，时序 驱动文 件 不做 改动。 实现步骤 本节课程 将在第 25课工程 基础上进行修改。下 图 为 第 25课 工程 文件 图。 Step1 新建Block Design ,添加 BRAM 模块，并且进行参数设置。 注意双击IP 进入 Re-customize IP 界面后，在
Vivado HLS(High-level Synthesis)笔记六：数组优化
h__ang的博客
05-12 6437
一. 数组分割 对于数组可以resource directive来明确告知HLS当前数组采用什么样的Memory（RAM、FIFO等）来实现，如果没有使用resource，Vivado HLS会自行决定采用单端口还是双端口（取决于哪种更好）； 数组最终会以Memory形式出现（RAM、ROM或者FIFO），如果是顶层函数中的形参就会以 相应Memory的接口呈现，包括读写地址、使能以及数据；如...
vivado 使用Vitis HLS源、使用模型生成器源、使用系统生成器源
cckkppll的博客
01-15 1365
vivado 使用Vitis HLS源、使用模型生成器源、使用系统生成器源
龙芯LoongArch CPU设计——基于vivado中的ip核实现RAM和ROM及性能比较
qq_62588524的博客
08-04 1712
在计算机组成原理的课程学习中，很多同学（我也是）的RAM和ROM都是在代码中以数组的形式来表示。//定义一个名为Ins的reg类型数组，该数组有128个单元，每个单元32位现在使用vivado中的ip核来对我们设计RAM和ROM进行改造，看看实例化之后的性能是否会发生变化。ROM 是只读存储器（Read Only Memory）的简称，是一种只能读出事先所存数据的固态半导体存储器。其特性是一旦储存数据就无法再将之改变或删除，且数据不会因为电源关闭而消失。
Centos安装python遇到ln: failed to create symbolic link ‘/usr/bin/python’: File exists
qq_44768823的博客
09-09 3106
创建软连接的时候 ln -s /usr/local/python3.6/bin/python3.6 /usr/bin/python 报错 意思就是说文件已经存在 使用ln -sf /usr/local/python3.6/bin/python3.6 /usr/bin/python ln -sf 覆盖原来的文件
Vivado HLS 三：基本概念（lut、latch、ff、RAM、ROM、FIFO等）
热门推荐
weixin_50988214的博客
03-29 1万+
Vivado HLS 三：基本概念 参考：https://blog.youkuaiyun.com/wordwarwordwar/article/details/79998130 http://www.elecfans.com/d/663922.html 目录：1、FPGA中LUT、LATCH、FF的概念 2、LUT、LATCH、FF的相互关系 3、verilog语句与LUT、LATCH、FF的对应关系 1、FPGA中LUT、LATCH、FF的概念 LUT(look up table）:查找表 ..
vivado实例化ROM
05-12
### 如何在Vivado中实例化ROM #### 使用Block Memory Generator IP核实现ROM 在Vivado中，可以通过IP Catalog中的`Block Memory Generator`模块来快速生成和配置ROM。以下是具体的方法： 1. **创建项目并添加IP核** 打开Vivado软件，新建一个FPGA工程或者打开已有的工程。进入`Sources`窗口，在右键菜单中选择`Add Sources -> Add or Create Block Design`。随后在弹出的对话框中选择`Create File`。 2. **搜索Block Memory Generator** 在IP Catalog中输入关键词`Block Memory Generator`进行搜索，并双击该选项以启动向导程序[^3]。 3. **配置参数** 配置界面提供了多种选项供用户调整： - 设置存储器类型为`Single Port ROM`或`True Dual Port ROM`。 - 定义地址宽度（Address Width）以及数据位宽（Data Width）。这些数值决定了最终ROM的实际容量大小。 - 如果有预先定义好的初始化文件，则可以在此处加载`.coe`, `.hex`, 或者其他支持格式的数据文件作为初始内容填充到ROM里去。 4. **生成HDL代码** 当完成所有必要的设定之后点击Generate按钮让工具自动生成对应的硬件描述语言(HDL)源码文件。此过程可能还会连带生产一些辅助性的脚本比如TCL命令集等方便后续集成操作使用。 5. **实例化模板调用** 成功生成后的下一步就是把新建立起来这个特定规格下的ROM单元加入到整个系统架构当中去了。通常做法是从输出目录找到相应版本号命名开头带有“blk_mem_gen”的verilog/vhdl形式接口声明语句复制粘贴至顶层实体或者其他子模块内部合适位置即可完成基本连接工作[^3]。 下面给出一段简单的Verilog示例代码展示如何引用之前由BMG生成出来的ROM资源： ```verilog // Example instantiation of a single port ROM using BMG output ports. bmg_rom_instance_name your_instance_name ( .clka(clk), // input wire clka .addra(addr), // input wire [ADDR_WIDTH-1 : 0] addra .douta(dout)); // output wire [DATA_WIDTH-1 : 0] douta ``` 注意替换其中的关键字部分如`your_instance_name`为你实际想要赋予的名字；还有括弧内的信号名称也要按照自己电路需求重新规划匹配好才行。 另外还有一种方式可以直接利用属性标注的形式指导综合工具采用何种物理结构构建只读存储区域——即所谓rom_style约束条件设置法。如下所示便是典型的应用场景之一： ```verilog (* rom_style = "distributed" *) reg [7:0] my_distributed_rom [0:255]; always @(*) begin data_out = my_distributed_rom[address_in]; end ``` 这里特别强调的是当指定为"distributed"模式时将会优先考虑运用查找表(LUTs)LUT-based logic fabric rather than dedicated BRAM blocks within the FPGA device to implement small memories such as this one above which only occupies few bytes worth space.[^1] 最后提醒一点关于timing closure方面由于不同风格的选择可能会带来不一样的延迟特性所以在做高层次优化前最好先了解清楚目标器件特性和预期性能指标再决定采取哪种策略更为合理有效[^1].
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值