66、异常值检测与Xilinx FPGA前导零计数器优化

异常值检测与Xilinx FPGA前导零计数器优化

1. 异常值检测中的错误遗漏率控制

在许多实际场景中，异常值检测至关重要。我们提出了一种在异常值检测场景中进行错误遗漏率（FOR）控制的经验方法。该方法在数学上是合理的，并且考虑了相关控制算法的先前研究，如用于错误发现率（FDR）控制的Benjamini - Hochberg程序及其经验贝叶斯基础。

然而，FOR控制问题比FDR控制问题要困难得多，因为阈值计算需要异常值分布的属性。实验表明，只要为算法提供高质量的p值，该方法就能够控制FOR。但该方法也存在显著的局限性，它依赖于外部方法提供的异常值分数，这使得外部方法的缺陷会转移到研究任务中。此外，FOR控制程序对其假设的违背很敏感，当异常值和内点p值分布的偏度差异较小时，这种情况最为明显，这会导致异常值取代部分缺失的内点分布，进而导致异常值的不受控制的遗漏。

2. Xilinx FPGA前导零计数器的重要性

前导零计数器（LZC）对于各种位级任务非常重要，特别是在IEEE - 754标准中的浮点加法和减法。在浮点运算中，由于有效减法的不同情况，结果可能有不同数量的前导零，这就需要调整指数并处理全零情况。因此，检测前导零的信息对于浮点运算至关重要。

传统上，浮点单元（FPUs）的加法/减法单元会使用归一化过程和自定义字节打包来计算前导零。例如，通过在尾数中插入整数并设置指数，然后减去指数部分，使指数成为前导零计数。

更正式地，我们将位向量$X_{n..1}$的LZC - n定义为有序对$(V, C)$：
- $V = \bigwedge_{K=n}^{1} X_{k} = X_{n} \land X_{n