Xilinx ZYNQ Ultrascale+ 性能测试之 AXI DMA

最新推荐文章于 2025-04-28 09:42:07 发布
最新推荐文章于 2025-04-28 09:42:07 发布
阅读量2.4k 收藏 4
点赞数
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/justdemo/article/details/115842764
本文介绍了使用Xilinx官方文档中的DMAProxyDesign进行DMA性能测试的方法。在总线时钟频率为250MHz，数据位宽32bit的条件下，DMA环回测试速度达到317MB/s。文中还提到了官方示例dma-proxy-test.c中存在的性能瓶颈。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

参考 Xilinx 官方文档 Linux DMA From User Space 中的 DMA Proxy Design 部分
https://xilinx-wiki.atlassian.net/wiki/spaces/A/pages/18842418/Linux+DMA+From+User+Space

总线时钟频率为 250M，数据位32bit，情况下，我们测试了 DMA 环回下的速度大概为 300MByte/s

dma_proxy {
    compatible = "xlnx,dma_proxy";
	dmas = <&axi_dma_0 0
	        &axi_dma_0 1>;
    dma-names = "dma_proxy_tx", "dma_proxy_rx";
};

./dma-proxy-test 100000 20000
DMA proxy test
speed: 317 MByte/s
DMA proxy test complete

官方自带的例子 dma-proxy-test.c 中，tx前赋值，rx后比较的操作挺费时间，不注释情况下，测得速度，只有 9MByte/s

justdemo
关注
AXI总线性能监测和FPGA调试：VARON&VSTAR
HongkeFPGA的博客
08-27 963
VARON是一款AXI总线性能监测工具，可通过将其集成到实际芯片中来使用。可与硬件仿真器一起使用，既能传输性能的数值，又能帮助用户分析传输瓶颈。VSTAR是一款FPGA调试工具，可以实时观察信号转换并自动提取信号序列规则。
[SoC]AXI总线Performance验证方案
最新发布
元直的博客
05-02 1596
测试 AXI (Advanced eXtensible Interface) 的性能是 SoC 验证中的重要任务，旨在评估其在不同负载和配置下的表现是否满足设计要求。以下详细说明如何测试 AXI 的性能、需要统计的变量、计算方法、在验证环境中动态计算性能的方法，以及如何将统计量绘制成曲线图以进行可视化分析。通过上述方法，你可以全面测试和分析 AXI 接口的性能，并在验证环境中动态监控。AXI 性能测试的主要目标是评估其在 SoC 中的数据传输效率和响应能力，确保其满足设计规格（如带宽、延迟、吞吐量）。
Xilinx ZYNQ Ultrascale+ 性能测试之 AXI DMA S2MM
justdemo的博客
04-25 1756
续上一篇文章， PS 使用官方的 dma-proxy-test.c，注释掉 tx 部分，只保留rx 部分。 PL 自己模拟发数据。 AXI DMA 设置如下 Memory Map Data Width: 32 Stream Data Width: 32 Max Burst Size: 128 AXIS CLK 为 250M， 一次发 32’h400 长度的数据，因为是位宽是 32bit，那么每次发送 4096Byte 在Petalinux 下，CPU占用大概 15% #./dma-proxy-test 10
Zynq UltraScale+ MPSoC DMA测试项目实战
weixin_30336531的博客
04-28 501
Zynq UltraScale+ MPSoC是Xilinx推出的一款异构多处理器系统级芯片（MPSoC），它将ARM处理器的高性能与FPGA的灵活性完美结合。这种架构的优势在于它为开发者提供了强大的计算能力、灵活的硬件加速和丰富的外围设备支持，使得开发者能够在一个平台上实现多种功能，包括但不限于实时数据处理、图像处理以及网络通信。AXI协议定义了几种不同的事务类型，每种类型用于不同的传输目的。主要的事务类型包括：读事务：从从设备读取数据到主设备。写事务：从主设备向从设备写入数据。
Xilinx PG021 AXI DMA 英文文档翻译资源
gitblog_09785的博客
10-21 450
Xilinx PG021 AXI DMA 英文文档翻译资源 【下载地址】XilinxPG021AXIDMA英文文档翻译资源 Xilinx PG021 AXI DMA 英文文档翻译资源本仓库提供了一系列关于Xilinx PG021 AXI DMA的文档资源，包括官方英文文档的翻译版本 ...
Zynq UltraScale+ MPSoC智能视频平台2：采集摄像头数据
GreatInventorHH的博客
10-25 1104
PS中数据的搬移可以使用PS的DMA，PL的数据要向搬移到PS的DDR，就要用到AXI DMA，AXI VDMA是AXI DMA的扩展IP，专门针对图像设计，在满足数据流的传输机制后，增加了usr信号，用于表示图像起始。用到的Camera Link相机是CB-200MCL-EB，通过阅读相机手册发现，Camera Link接收的24bit的数据不完全是有效数据，相机数据只占用了其中的10bit，并且是bayer模式，需要用bayertorgb模块将其转换到RGB颜色空间，才能得到真实的图像。
【ZYNQ Ultrascale+ MPSOC FPGA教程】第八章FPGA片内FIFO读写测试实验
ALINX技术博客
01-20 836
原创声明： 本原创教程由芯驿电子科技（上海）有限公司（ALINX）创作，版权归本公司所有，如需转载，需授权并注明出处。 适用于板卡型号： AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG 实验Vivado工程为“fifo_test”。 FIFO是FPGA应用当中非常重要的模块，广泛用于数据的缓存，跨时钟域数据处理等。学好FIFO是FPGA的关键，灵活运用好FIFO是一个FPGA工程师必备的技能。本章
【ZYNQ Ultrascale+ MPSOC FPGA教程】第三十二章 PL读写PS端DDR数据
ALINX技术博客
01-29 3929
本原创教程由芯驿电子科技（上海）有限公司（ALINX）创作，版权归本公司所有，如需转载，需授权并注明出处。 适用于板卡型号： AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG 实验Vivado工程目录为“pl_read_write_ps_ddr/vivado”。 实验vitis工程目录为“pl_read_write_ps_ddr /vitis”。 PL和PS的高效交互是zynq soc开发的重.
【Zynq UltraScale+音频处理技术】
![【Zynq UltraScale+音频处理技术】]...接着详细分析了Zynq UltraScale+音频处理的硬件架构和软件开发流程，强调了实时音
Zynq UltraScale+ MPSoC双核CPU架构详解：内行人如何优化性能
![Zynq UltraScale+ MPSoC双核CPU架构详解：内行人如何优化性能]... # 摘要 Zynq UltraScale+ MPSoC双核CPU架构结合了高性能与低功耗的特性，广泛应用于多种嵌入式和高性能计算场景。本文系
ZedBoard-Linux-pl-ps单个dma回环测试成功.rar
08-02
此资源是我的博客下，《ZYNQ7000平台 - Linux环境下pl-ps使用AXI-DMA进行数据传输》文章对应的所有工程，可以按照此博客进行简单的测试和学习
Zynq学习之使用AXI_DMA (使用Scatter_Gather Mode）.rar
03-15
Zynq中使用AXI_DMA，使用SG模式。DMA向FIFO1中写入数据，PL从FIFO1中读出数据；PL向FIFO2中写入数据，当写入完成后。开发环境：Vivado 2018.3 开发板：黑金AX7010。
AXI DMA LINUX驱动 proxy解析
12-14
官方文件
Petalinux dma-proxy.已测可用，注意参数一致
06-29
Petalinux dma-proxy.已测可用，注意参数一致
ZYNQ系列（十二）linux的DMA使用
热门推荐
qq_26849933的博客
05-14 1万+
ZYNQ系列（十二）linux的DMA使用 文章目录ZYNQ系列（十二）linux的DMA使用前言 前言
Zynq MPSoC 官方Linux DMA驱动调试
weixin_43873379的博客
05-09 4138
Zynq MPSoC Linux官方DMA驱动调试 前言 Zynq平台下DMA驱动主要有官方在用户层控制的和某大神写的axi_dma驱动，今天主要用官方的进行测试。 环境 petalinux 19.1 vivado 19.1 开始 首先搭建逻辑，注意这里DMA用64地址线，不然4GB以上的DDR访问不到，然后输入输出就挂到FIFO上就行。 然后FIFO这样挂上去就行 然后编译，这是一个漫长的过程，主要是我有个自己的IP以及VCU，所以特别慢。 Linux驱动 1、首先下载驱动，地址如下：添加链接描述 这
zynq AXI
xifengw的博客
07-08 992
AXI 总线/接口/协议 总线是一组传输通道，是各种逻辑器件构成的传输数据的通道，一般由由数据线、地址线、控制线等构成。 接口是一种连接标准，又常常被称之为物理接口。 协议就是传输数据的规则。 AXI 总线 在 ZYNQ 中有支持三种 AXI 总线，拥有三种 AXI 接口，当然用的都是 AXI 协议。其中三种AXI 总线分别为： AXI4：（For high-performanc...
基于ZYNQ的AXI DMA驱动测试
qq_56969733的博客
02-01 659
搭建的硬件如图1所示，为了测试使用AXI DAM在FPGA与ARM间搬运数据的情况，使用ILA对输入输出信号进行抓取。如图2为上板抓取的ARM传输给FPGA端的数据波形，其中数据是由0~2047的32位宽的测试数据，在传输的过程中产生了间断，是由于ARM未准备好发送数据导致，若在FPGA端设计电路需要考虑这一情况,然而在数据写入ARM端DDR时，由于AXI DMA具有缓存数据的作用，因此可直接在FPGA端编写输出接口无需再调用FIFO缓存数据。经测试16路数据经过数据的对比，所有的数据均能正确回环。
zynq 测试官方文档的 dma-proxy.c
suntao1015的博客
08-19 985
官方文档的硬件平台 我的硬件平台 设备树 官方结果 我的测试结果 https://xilinx-wiki.atlassian.net/wiki/spaces/A/pages/1027702787/Linux+DMA+From+User+Space+2.0#Receive-Only
评论 4
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值