Xilinx ZYNQ Ultrascale+ 性能测试之 AXI DMA

最新推荐文章于 2025-07-24 11:59:33 发布
原创 最新推荐文章于 2025-07-24 11:59:33 发布 · 2.5k 阅读 · 5 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文介绍了使用Xilinx官方文档中的DMAProxyDesign进行DMA性能测试的方法。在总线时钟频率为250MHz，数据位宽32bit的条件下，DMA环回测试速度达到317MB/s。文中还提到了官方示例dma-proxy-test.c中存在的性能瓶颈。
部署运行你感兴趣的模型镜像

参考 Xilinx 官方文档 Linux DMA From User Space 中的 DMA Proxy Design 部分
https://xilinx-wiki.atlassian.net/wiki/spaces/A/pages/18842418/Linux+DMA+From+User+Space

总线时钟频率为 250M，数据位32bit，情况下，我们测试了 DMA 环回下的速度大概为 300MByte/s

dma_proxy {
    compatible = "xlnx,dma_proxy";
	dmas = <&axi_dma_0 0
	        &axi_dma_0 1>;
    dma-names = "dma_proxy_tx", "dma_proxy_rx";
};

./dma-proxy-test 100000 20000
DMA proxy test
speed: 317 MByte/s
DMA proxy test complete

官方自带的例子 dma-proxy-test.c 中，tx前赋值，rx后比较的操作挺费时间，不注释情况下，测得速度，只有 9MByte/s

您可能感兴趣的与本文相关的镜像

ACE-Step

ACE-Step

音乐合成
ACE-Step

ACE-Step是由中国团队阶跃星辰（StepFun）与ACE Studio联手打造的开源音乐生成模型。 它拥有3.5B参数量，支持快速高质量生成、强可控性和易于拓展的特点。 最厉害的是，它可以生成多种语言的歌曲，包括但不限于中文、英文、日文等19种语言

justdemo
关注
DMA驱动相关
wangjie36的博客
11-14 1567
应用层和驱动配合大致流程：FPGA-->产生一个DMA中断(pl中断)，唤醒读数线程，告诉驱动有数据需要传输-->应用层调用驱动申请一个合适的DMA通道-->应用层调用read函数(在read函数中完成dev->dmamem的传输)读取DMA(dmamem)数据缓存的数据到用户空间。一，DMA相关定义(fpga、wait_queue 、device、interrupt、 dma_request_channel 函数、dma_start_transfer函数、poll、read，platform总线）
ZYNQ 无DMA的四路HP总线速度测试
wangjie36的博客
04-07 6134
1，用于 PL 与 DDR3 交互的 AXI HP 总线，使用 100MHz 的 AXI HP 总线时钟频率（可更改），任意开关每个独立的 AXI HP 读或写通道，以评估不同通道使用情况下的数据吞吐量，更改不同的 AXI HP 总线时钟频率，以评估时钟频率对 AXI HP 总线的影响。在 ZYNQ7 Processing System 在，点击 PS-PL Configuration，展开 HP Slave AXI Interface，勾选所有的 S AXI接口 interface并选中，S AXI HP
Petalinux dma-proxy.已测可用，注意参数一致
06-29
Petalinux dma-proxy.已测可用，注意参数一致
Xilinx ZYNQ Ultrascale+ 性能测试之 AXI DMA S2MM
justdemo的博客
04-25 1940
续上一篇文章， PS 使用官方的 dma-proxy-test.c，注释掉 tx 部分，只保留rx 部分。 PL 自己模拟发数据。 AXI DMA 设置如下 Memory Map Data Width: 32 Stream Data Width: 32 Max Burst Size: 128 AXIS CLK 为 250M， 一次发 32’h400 长度的数据，因为是位宽是 32bit，那么每次发送 4096Byte 在Petalinux 下，CPU占用大概 15% #./dma-proxy-test 10
zynq 测试官方文档的 dma-proxy.c
suntao1015的博客
08-19 1139
官方文档的硬件平台 我的硬件平台 设备树 官方结果 我的测试结果 https://xilinx-wiki.atlassian.net/wiki/spaces/A/pages/1027702787/Linux+DMA+From+User+Space+2.0#Receive-Only
AXI DMA LINUX驱动 proxy解析
qq_57838995的博客
12-14 1148
在上一篇文章中我们通过驱动将DMA的数据转移到内核。链接:link但应用程序无法直接使用内核数据。我们需要优化dma客户端驱动。
xilinx axi dma 深入开发(一)
HongDaYu的搬砖之路
01-22 2465
以下为官方 axidma-proxy 源码 /** * Copyright (C) 2021 Xilinx, Inc * * Licensed under the Apache License, Version 2.0 (the "License"). You may * not use this file except in compliance with the License. A copy of the * License is located at * * http://.
xilinx zynq-7000 基本知识
热门推荐
嵌入式技术博客
09-01 2万+
Zynq-7000 采用可扩展式处理平台架构（Extensible Processing Platform、EPP），是 Xilinx 用 28nm HKMG 工艺制成的低功耗，高性能，高扩展性的新型芯片，这款新品里面集成了 ARM CORTEX-A9 MPSOC 硬核以及相应的SOC系统。   PS: 处理系统（Processing System),就是与FPGA无关的ARM的SOC的
Zynq UltraScale+ MPSoC DMA测试项目实战
weixin_30336531的博客
04-28 891
Zynq UltraScale+ MPSoC是Xilinx推出的一款异构多处理器系统级芯片（MPSoC），它将ARM处理器的高性能与FPGA的灵活性完美结合。这种架构的优势在于它为开发者提供了强大的计算能力、灵活的硬件加速和丰富的外围设备支持，使得开发者能够在一个平台上实现多种功能，包括但不限于实时数据处理、图像处理以及网络通信。AXI协议定义了几种不同的事务类型，每种类型用于不同的传输目的。主要的事务类型包括：读事务：从从设备读取数据到主设备。写事务：从主设备向从设备写入数据。
AXI总线性能监测和FPGA调试：VARON&VSTAR
HongkeFPGA的博客
08-27 1107
VARON是一款AXI总线性能监测工具，可通过将其集成到实际芯片中来使用。可与硬件仿真器一起使用，既能传输性能的数值，又能帮助用户分析传输瓶颈。VSTAR是一款FPGA调试工具，可以实时观察信号转换并自动提取信号序列规则。
ZedBoard-Linux-pl-ps单个dma回环测试成功.rar
08-02
此资源是我的博客下，《ZYNQ7000平台 - Linux环境下pl-ps使用AXI-DMA进行数据传输》文章对应的所有工程，可以按照此博客进行简单的测试和学习
Zynq学习之使用AXI_DMA (使用Scatter_Gather Mode）.rar
03-15
Zynq中使用AXI_DMA，使用SG模式。DMA向FIFO1中写入数据，PL从FIFO1中读出数据；PL向FIFO2中写入数据，当写入完成后。开发环境：Vivado 2018.3 开发板：黑金AX7010。
【PZ-ZU49DR-KFB】——ZYNQ UltraScale+ RFSoC 开发板，重新定义软件无线电性能边界
最新发布
hongying321的博客
07-24 1375
璞致电子PZ-ZU49DR-KFB开发板基于Xilinx ZYNQ UltraScale+ RFSoC ZU49DR芯片，构建"ARM+FPGA"异构计算平台，集成16通道2.5Gsps ADC和16通道9.85Gsps DAC，支持多通道高速射频采样。该开发板配备4核Cortex-A53、2核Cortex-R5处理器及930K逻辑单元FPGA，搭载8GB DDR4内存和32GB eMMC存储，提供QSFP28光口、千兆以太网等丰富接口。具备工业级可靠性和完整开发支持
Zynq UltraScale+ PS互连架构与AXI接口技术解析
Zynq UltraScale+ MPSoC（多处理器片上系统）是Xilinx推出的一款高度集成的异构计算平台，集成了高性能ARM Cortex-A53应用处理器、实时Cortex-R5处理器、GPU、视频编解码器以及可编程逻辑（PL）部分。在该架构中，...
基于Xilinx Zynq-7000/UltraScale+平台的双千兆以太网硬件设计
bifudoph的博客
04-03 1483
该设计已通过10小时满负荷压力测试（iperf3双向传输），丢包率<0.001%。建议量产前进行EMC测试（如IEC 61000-4-2 ESD ≥8kV）。
【Zynq UltraScale+音频处理技术】
![【Zynq UltraScale+音频处理技术】]...接着详细分析了Zynq UltraScale+音频处理的硬件架构和软件开发流程，强调了实时音
Zynq UltraScale+ MPSoC双核CPU架构详解：内行人如何优化性能
![Zynq UltraScale+ MPSoC双核CPU架构详解：内行人如何优化性能]... # 摘要 Zynq UltraScale+ MPSoC双核CPU架构结合了高性能与低功耗的特性，广泛应用于多种嵌入式和高性能计算场景。本文系
[SoC]AXI总线Performance验证方案
元直的博客
05-02 2104
测试 AXI (Advanced eXtensible Interface) 的性能是 SoC 验证中的重要任务，旨在评估其在不同负载和配置下的表现是否满足设计要求。以下详细说明如何测试 AXI 的性能、需要统计的变量、计算方法、在验证环境中动态计算性能的方法，以及如何将统计量绘制成曲线图以进行可视化分析。通过上述方法，你可以全面测试和分析 AXI 接口的性能，并在验证环境中动态监控。AXI 性能测试的主要目标是评估其在 SoC 中的数据传输效率和响应能力，确保其满足设计规格（如带宽、延迟、吞吐量）。
Xilinx PG021 AXI DMA 英文文档翻译资源
gitblog_09785的博客
10-21 490
Xilinx PG021 AXI DMA 英文文档翻译资源 【下载地址】XilinxPG021AXIDMA英文文档翻译资源 Xilinx PG021 AXI DMA 英文文档翻译资源本仓库提供了一系列关于Xilinx PG021 AXI DMA的文档资源，包括官方英文文档的翻译版本 ...
评论 4
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值