xilinx 10GbE ipcore

最新推荐文章于 2025-05-21 22:54:16 发布

jun7118

最新推荐文章于 2025-05-21 22:54:16 发布

阅读量2.4k

点赞数 1

CC 4.0 BY-SA版权

本文链接：https://blog.youkuaiyun.com/jun7118/article/details/98246229

本文介绍了Xilinx的10GbE IP核，该核心包含AXI4-Stream数据路径和AXI4-Lite控制路径，两者都与MAC接口相连。PCS/PMA通过XGMII接口和MDIO接口与MAC通信。10GBASE-R和10GBASE-KR两种PCS/PMA，其中10GBASE-R支持IEEE 1588v2，而10GBASE-KR支持FEC、AN和TRAIN功能，适用于光口和背板连接。文章还展示了数据链路层、PHY层的结构及其功能。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

xilinx 10GbE ipcore 主要有 axi4-stream data-path 和 axi4-lite control-path，这两口都是接在MAC上，pcs/pma和mac通过xgmii接口和mdio接口连接。
pcs/pma有两种，10GBASE-R or 10GBASE-KR。ieee1588v2只支持10GBASE-R。10GBASE-KR多支持了FEC（Forward Error Correction），AN（Auto-Negotiation），TRAIN（Link Training）.
所以10GBASE-R后直接光口，10GBASE-KR还可以接backplane。