Verilog
关注
分享
扫一扫
周末ZhouMo
这个作者很懒，什么都没留下…
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
Verilog HDL 复习笔记（一）
名词解释 HDL ：Hardware Description Language，硬件描述语言 EDA：Electronic Design Automation，电子设计自动化 FPGA：Field Programmable Gate Array，现场可编程门阵列 IP：Intelligent Property，知识产权 IC：Integrated Circuit，集成电路 RTL...原创 2019-01-06 21:13:57 · 2605 阅读 · 2 评论 -
Verilog HDL 复习笔记（二）
编程题 1.设计一个全加器电路，并写出测试代码。 //数据流建模 module ADD1(sum,c_out,A,B,c_in); input A,B,c_in; output c_out,sum; assign sum = (A^B)^c_in; assign c_out = (A&B)|((A^B)&c_in); endmodule m...原创 2019-01-06 22:43:57 · 3536 阅读 · 2 评论