- 博客(2)
- 收藏
- 关注
RSS订阅原创 Systerm Verilog复习笔记-随机约束
随机约束 随机化 rand：元素会在规定范围内重复出现 randc：周期随机，所有元素必须出现一次才开始循环出现重复元素 约 束 通过约束运算符规定随机的域 dist：权重分布”元素:=%d“表示占比例权重为d%；“[0:A]:/%d”表示范围内元素公分权重d% inside：表示随机数在一个集合当中 通过”->“和”if-else“让约束表达式在特定情况下有效 约束是并行的，所有的约束表达式同时有效 约束块控制 使用内建的constrain_mode()函数来开关约束 ra.
2021-08-12 15:21:51
458
原创 备战秋招_数字电路基础知识（1）
知识点1:原码、反码、补码 原码：在二进制数的最高位上增加一位符号位，用0表示正数，1表示负数，这种形式的数称为原码。 反码：将符号位保留，其他位按位取反，得到原码的反码。 补码：原码的反码，再加1，得到补码。补码和源码相加得0，用这种方法来替代逻辑电路中减法的实现，不需要额外添加减法器。 注意： 1、正数的原码和补码相同； 2、补码的补码，就是原码； 3、尤其注意：取反再加1时，这个1是加在最后面。如果有小数位，就是加在小数位最后一位上。 知识点2:格雷码 格雷码：又叫循环二进制码或
2021-08-11 16:04:23
1339
2
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人