- 博客(129)
- 收藏
- 关注
RSS订阅原创 干电池基础知识
干电池型号按尺寸编号，数字越大体积越小。5号（AA）与7号（AAA）为最常见规格。碳性电池成本低、内阻大，适合遥控器等低功耗设备；碱性电池容量高，适用于电动玩具、智能门锁；锂铁电池耐低温、寿命长，适合户外使用；镍氢充电电池可循环使用，但电压为1.2V，需注意兼容性；1.5V锂电池则具备恒压输出优势。选型应根据设备功耗、使用频率及环境条件综合判断，避免误充一次性电池，确保安全与性能。
2026-10-28 11:14:31
226
原创 SPI Flash 接口模式与 XIP 技术详解
本文详解SPI NOR/NAND Flash的扩展协议，涵盖Single（1-1-1）、Dual（1-2-2）、Quad（1-4-4）及QPI（4-4-4）模式，基于标准SDR架构，不支持DDR或DS/Tuning。重点对比各模式带宽（如133MHz下最高66.5MB/s）、XIP原地执行原理及适用场景。指出SPI NOR支持XIP，而SPI NAND仅支持Shadow加载。强调选型时优先考虑1-1-1兼容性、1-4-4平衡性能，慎用非标QPI与厂商扩展，避免启动兼容性风险。
2026-10-25 22:36:35
306
原创 SD / eMMC / SDIO 总线接口技术对比
SD、eMMC、SDIO共用SoC的SDMMC控制器，但协议独立：SD（含TF卡）为可插拔存储，eMMC为板载嵌入式存储，SDIO用于WiFi/BT等外设。三者在总线位宽、时钟速率、采样方式及带宽上差异显著。SD支持UHS-I/II/III高速模式，最高达624MB/s；eMMC通过HS200/HS400实现200/400MB/s带宽，具内置坏块管理与安全特性；SDIO仅支持4bit、最高10MB/s，依赖中断通信。可靠性方面，eMMC最优，SD卡次之，SDIO依模块而定。同一时间仅支持一种设备挂载，高速模
2026-10-25 22:17:13
275
原创 两线 JTAG（cJTAG / IEEE 1149.7）技术专题
本文系统解析“两线JTAG”技术，明确cJTAG（IEEE 1149.7）为唯一正统两线协议，区别于TI SBW与ARM SWD。重点阐述cJTAG的双线信号（TCKC+TMSC）、ZBS零位扫描机制、星型拓扑与双向时序切换原理，揭示其在高密度封装、边界扫描及多芯片测试中的优势。对比指出SWD无边界扫描能力，SBW仅限MSP430。结合状态机、指令体系与收发切换机制，为嵌入式与测试测量工程师提供选型与应用指导。
2026-10-25 09:47:30
382
原创 DSAX92004A（90000X系列）兼容探头清单
90000X配置指南PDF：https://www.keysight.com/au/en/assets/7018-03617/configuration-guides/5991-1043.pdf。高压无源型号：10076B / 10076C / N2771A/B。
2026-10-24 14:02:57
192
原创 Keysight示波器型号命名规范
本文系统解析是德科技示波器产品线命名规则，区分Infiniium高速系列（DSA/DSO/MSO前缀，带宽5–110GHz）与InfiniiVision通用系列（DSOX/MSOX前缀，带宽50MHz–6GHz）。重点解析各代平台（90000A/X、S、V、UXR/MXR/EXR）的编码结构、功能差异及选型避坑要点，强调DSA为抖动优化专用型号，非带宽更高；90000X可软件升级带宽；UXR为当前唯一支持DDR5合规测试的旗舰平台。附型号拆解与速查表，助力精准选型与二手验收。
2026-10-24 11:52:20
183
原创 四线开尔文（Kelvin）测量原理
四线开尔文法通过分离电流注入（Force）与电压采样（Sense）回路，有效消除引线及接触电阻影响，实现毫欧级小电阻的高精度测量。关键在于：Force触点在外侧，Sense触点在内侧紧贴被测电阻，确保电压表仅采集Rx两端压降。使用开尔文夹时须注意正反接，避免因接反导致测量失效。适用于功率采样电阻、MOSFET导通电阻、电池内阻等场景，是小电阻测试的必备技术。
2026-10-22 22:26:58
506
原创 线缆共模干扰谐振机理与测量方法
第四步，按上述公式计算共模电流I_cm；），单端接设备的边界条件使共模电流在线缆上形成波腹落在有效辐射段上的驻波，共模电流幅值被显著放大，对应频点的辐射和传导骚扰出现峰值。），线缆上的共模电流出现前后半段反向分布，两段电流产生的辐射电磁场方向相反，在空间中相互抵消，共模电流幅值被压低，对外干扰明显减弱。通过这一扫描方法，可以判断线缆是否在目标干扰频点（如850MHz）发生了谐振：如果沿线缆移动时电流幅值出现明显的波腹-波节起伏，且波腹位置的电流显著高于其他位置，则说明线缆在该频点形成了驻波，发生了谐振。
2026-10-18 23:10:45
306
原创 DDR2 DQ-DQS 建立/保持时序余量计算过程
在DDR2宽温（-40℃~85℃）环境下，DQ与DQS走线差550 mil，考虑3~5年老化及单点最坏情况分析，建立余量206.3 ps，保持余量131.3 ps，满足基本规范但保持裕量逼近安全底线。因温度、斜率、串扰等不可控因素影响，存在批量偶发失效风险。建议将走线差控制在200 mil以内，强化SI仿真与极端温度实测，提升设计可靠性。
2026-10-17 11:26:42
219
原创 芯片EMMI分析观测面的选择
EMMI是集成电路失效分析中定位发光型缺陷（如漏电、栅氧击穿）的关键技术。现代芯片普遍采用背面观测模式，利用硅衬底对近红外光的透射性，避开上层铜金属遮挡，实现高精度定位；正面观测受限于金属反射与吸收，仅适用于少金属层老旧工艺。背面观测需减薄衬底，但可避免伪影干扰。与OBIRCH同属背面红外表征，但EMMI为被动发光检测，原理更优。建议优先使用背面EMMI，确保失效点精准定位。
2026-10-13 19:32:55
354
原创 eFuse与反熔丝OTP单元失效机制分析
本报告分析硅化物/金属eFuse与反熔丝三类OTP单元在电应力（场景A）及高温老化（场景B）下的失效机理。eFuse类器件编程后阻态不可逆，但存在硅化物回长或空洞自愈导致的阻值漂移，引发读出误判；反熔丝则因导电细丝断裂或强电应力破坏，存在状态翻转风险。设计建议采用冗余、ECC及宽阈值读出策略，并优先在高安全场景选用eFuse结构。
2026-10-13 11:53:35
256
原创 ESD空气放电悬浮导体分压机理分析
本文基于IEC 61000-4-2标准，通过三电极串联电容分压模型揭示静电空气放电中悬浮导体离地高度对击穿能力的决定性影响。研究表明，导体贴近接地平面时，对地寄生电容极大，使枪-DUT间隙分压接近全电压，易起弧；抬高后电容骤降，间隙分压不足，难以击穿。纠正了“预设电压即击穿电压”的误区，明确测试姿态直接影响应力严苛度：平放为加严测试，竖放为合规标准，悬空则严重弱化风险。实验验证模型可复现，为智能锁等产品ESD测试提供科学合规依据。
2026-10-12 07:16:33
437
原创 LPDDR4X 内存架构与位宽分析
本文系统分析LPDDR4X双通道架构下通道、Rank、封装与Interleave的带宽特性，明确单个Rank访问位宽为16bit，单封装通过双通道并行可达32bit，结合SoC双颗粒与Interleave交错可实现最高64bit整机聚合带宽。强调需区分原生位宽与聚合带宽，避免配置错误，为硬件设计、布线及控制器参数设置提供依据。
2026-10-11 18:10:18
384
原创 纽扣电池型号
纽扣电池型号按尺寸编码：前两位为直径（mm），后两位为厚度×0.1mm。CR系列（3V锂锰）常用如CR2032（20mm×3.2mm），适用于遥控器、手表等；LR/AG系列（1.5V碱性）对应国际与日本型号，如LR44=AG13；SR系列（1.55V氧化银）电压稳定，适配高档手表；可充电类包括LIR（锂离子）与ML/VL（锂锰）；锌空电池（如A10、A675）专用于助听器，不可替代普通电池。
2026-10-06 11:40:57
269
原创 Type‑C USB DRD 电路
本文分析Type-C Device原理图，指出VBUS检测电路通过分压实现5V信号降压至3V，用于识别外部供电并触发Device模式枚举，但无法控制本机VBUS输出。CC引脚固定Rd下拉，硬件默认为Device角色，不支持OTG Host模式，无法向外设供电。实现主机供电需改版硬件，增加CC切换电路与独立VBUS开关，并配合软件控制。当前电路仅支持接收外部供电的Device模式。
2026-10-06 09:31:58
406
原创 eMMC / SDMMC / Micro-SD / SD NAND 技术原理
eMMC、SDMMC与Micro-SD卡本质不同：SDMMC是主机控制器，eMMC与Micro-SD均为带主控的存储设备。eMMC采用8bit并行总线，支持高速率（最高400MB/s）及安全功能（如RPMB、掉电保护），适合系统存储；Micro-SD卡虽内置主控，但仅支持4bit总线，性能受限，且无硬件复位和安全分区。贴片SD NAND成本低、布线简单，适用于小容量日志存储，但性能与可靠性弱于eMMC。选型应根据容量、性能、安全需求及成本权衡。
2026-10-06 09:28:19
427
原创 DDR3 / DDR3L / DDR4 / DDR5 / LPDDR3 / LPDDR4 / LPDDR4X 管脚信号对比
DDR3与DDR3L管脚兼容，仅电压差异（1.5V vs 1.35V）；DDR4/5采用CA总线复用命令地址，取消独立RAS/CAS/WE，DDR5引入每rank独立时钟与片内VREF。LPDDR4/4X基于双通道CA总线，无独立控制信号，LPDDR4X仅降低VDDIO至0.6V，其余定义一致。关键差异：DDR4/5新增BGBankGroup、ACT_n、TEN等，移除外部VREF；LPDDR4系列实现低功耗架构革新。
2026-10-06 07:36:04
539
原创 DDR DQM（Data Mask）信号的作用
DQM（数据掩码）的核心价值在于写操作而非读操作。读周期中DQM无法屏蔽颗粒输出数据，仅用于引脚复用和时序校准；而写操作中DQM能实现字节粒度掩码，避免昂贵的读-修改-写流程，大幅提升带宽效率。DDR4/DDR5将DQM更名为DM，功能保持不变。常见误区包括误认为DQM能屏蔽读数据、可完全移除该信号等，实际上写操作的字节掩码功能不可替代，RMW替代方案会显著降低性能。
2026-08-02 12:49:15
415
原创 DDR3 TDQS 原理及应用
摘要： TDQS（终端数据选通）是DDR3 x8颗粒独有的功能，通过复用DM引脚实现，用于解决服务器RDIMM 2DPC架构中x4/x8混插时的DQS总线负载失衡问题。其核心机制是开启片内端接电阻以优化信号完整性，但会导致硬件DM功能失效，需通过控制器的读-修改-写（RMW）操作补偿。该设计仅适用于DDR3特定场景，UDIMM及DDR4/5等后续规范已取消此机制。工程实践中应避免混插，优先选择同位宽模组以规避性能损耗和兼容性问题。
2026-08-02 12:43:46
391
原创 DDR读写时序对齐原理
【摘要】DDR存储系统中DRAM与控制器通过DQ/DQS信号交互，JEDEC标准规定读操作采用边沿对齐（DRAM输出DQ/DQS同步跳变），写操作采用中心对齐（控制器输出DQS沿居中DQ窗口）。这种不对称设计源于DRAM硬件特性：其内部无相位调节电路，读操作天然边沿对齐输出，控制器需延迟DQS 1/4周期实现中心采样；写操作则由控制器预调相位直接输出中心对齐波形。相位补偿功能集中于控制器端可降低DRAM成本，而强制统一读写时序会导致DRAM接收时序崩溃或硬件复杂度激增。
2026-06-26 22:06:05
660
原创 802.11全系列标准调制编码与速率档对应关系
本报告完整覆盖 802.11b / 802.11a/g / 802.11n(HT) / 802.11ac(VHT) / 802.11ax(HE WiFi6) 历代WiFi物理层规范；梳理各代标准速率档位、调制方式、编码方案（BCC卷积码 / LDPC低密度奇偶校验码）、码率等核心参数；对比BCC与LDPC在相同MCS下的误包率PER、接收灵敏度、空口带宽差异，为无线模块测试、ESD干扰场景性能优化提供理论依据。BCC：二进制卷积码，全WiFi代际通用基础纠错编码，无迭代译码、低时延；
2026-06-14 18:41:01
498
原创 WiFi 各类调制体系对比（DSSS / CCK / OFDM / HT-OFDM / VHT-OFDM / HE-OFDM）
WiFi调制技术演进对比解析 本文系统对比了802.11标准中6种主流调制技术。早期DSSS/CCK采用单载波扩频，适用于2.4GHz低速场景但抗干扰差；OFDM通过多子载波并行传输突破速率瓶颈，显著提升频谱效率；后续HT/VHT/HE-OFDM逐步引入MIMO、带宽聚合（最高160MHz）、高阶调制（1024QAM）和OFDMA多用户技术。演进动力来自速率需求增长、多径衰落克服及带宽扩展需求，同时保持向下兼容性。与单载波方案相比，OFDM体系在抗干扰、频谱利用率和速率上限方面具有显著优势，但硬件复杂度更高
2026-06-14 18:32:58
556
原创 WiFi系统BCC与LDPC纠错编码技术性能对比
本文系统分析了WiFi系统中BCC与LDPC两种纠错编码的技术原理及性能差异。BCC作为传统编码方案，硬件实现简单但纠错能力有限；LDPC则具有逼近香农极限的高性能，特别适合高速传输场景。实测数据显示，LDPC在高速高阶调制下可获得3.5-4dB的灵敏度增益。文章详细梳理了各代WiFi标准对两种编码的支持情况，并提出了针对不同应用场景的编码选型建议：低速IoT设备宜采用BCC以降低功耗，而高速设备必须启用LDPC以优化性能。最后规范了基于CMW500的标准化测试流程，为WiFi设备研发和测试提供重要参考。
2026-06-14 18:15:17
558
原创 MLCC与LTCC陶瓷天线对比
摘要： 本文对比了消费电子中MLCC与LTCC两种陶瓷天线方案。MLCC基于电容工艺，成本低但射频性能弱，效率仅25%~40%，温漂大，适用于低成本短距离场景（如简易遥控器）。LTCC采用专用射频工艺，集成三维电路，效率达60%~78%，带宽、温漂、抗干扰等指标显著优于MLCC，适合高可靠性产品（如智能锁、穿戴设备）。成本方面，MLCC单价低但需外围匹配电路，LTCC单价高但简化设计，长期综合成本更优。选型需权衡性能与成本，认证及高要求场景必须选用LTCC。
2026-06-13 13:42:22
532
原创 智能锁浮空系统指纹头金属环ESD防护技术分析
本文针对浮空式智能锁的ESD防护问题，系统分析了三类接地方案的优劣。结果表明：RC并联方案（1MΩ电阻+100pF~330pF/2kV高压电容）最优，既能快速泄放ESD脉冲能量，又能通过电阻释放残余电荷。关键论证指出：100pF电容相比1nF具有更低浪涌电流（80A vs 800A）、更适配ESD频谱的LC谐振特性（159MHz vs 50MHz），且储能更低（3.2mJ vs 32mJ），可有效抑制地弹和电磁干扰。最终方案要求RC元件紧贴金属环布局，以最小化寄生电感。
2026-06-13 08:50:59
518
原创 ARM TCM 紧耦合内存与 Cache 架构区别
本文系统解析了ARM架构中TCM（紧耦合内存）与Cache的核心差异：TCM是独立SRAM存储介质，具有固定延迟、软件可控特性，适用于实时任务；Cache是硬件加速机制，具有动态延迟、自动管理特性，适合通用场景。通过对比架构、参数、运行机制及蓝牙SOC应用案例，明确指出TCM不属于Cache体系，纠正了"TCM是一级缓存"的行业误区。
2026-06-06 07:36:29
655
原创 国内蓝牙音频SOC芯片原厂大盘点
本文梳理了国内11家主流蓝牙音频芯片厂商的基本情况，从成立时间、创始人背景、核心技术团队、营收规模、市场定位等多维度进行对比分析。内容显示行业主要分为三大阵营：以恒玄、炬芯为代表的"清华系+硅谷博士"技术派主攻高端市场；杰理、中科蓝讯等"建荣系"草根派占据白牌TWS主导地位；台湾瑞昱、达发则垄断高端音频协议市场。文章特别解析了炬芯与炬力的历史沿革及股权关系，指出炬芯为独立运营实体，而炬力仅作为历史资产平台存在。
2026-05-31 17:49:17
1076
原创 硬件工程师眼中的加密逻辑
无密钥、不可逆算法，任意长度数据可生成固定长度摘要。原文轻微改动，摘要完全变化，无法反推原文。用于数据完整性校验、SM2签名前置摘要计算。1. 主控不需要任何SM2/SM4算法，仅负责转发数据，不参与安全运算；2. 指纹模组本地密钥独立独享，无需同步任何其他芯片；3. SM2不加密大数据，仅用于签名验签，大数据统一用SM4；4. 加密芯片不集成进主控，是为了安全与合规，并非技术做不到；5. 仅无绑定低端芯片可移植复用，商用绑定芯片移植无效；6. 本地密钥存储是否安全，取决于存储区域，而非存储位置。
2026-05-27 17:04:51
1370
原创 一文看懂QKD：量子通信其实是量子加密
量子密钥分发（QKD）是基于量子力学原理的安全通信技术，通过量子信道生成真随机密钥，结合经典信道实现无条件安全的密钥分发。QKD采用BB84等协议，利用量子态测量和基矢比对生成密钥，能有效检测窃听行为。相比传统加密体系，QKD解决了非对称加密的量子破解风险，同时规避其性能短板，实现物理级安全+高速传输。目前QKD商用距离约50-80km，需通过可信中继组网扩展范围。该技术不替代传统通信，而是作为安全增强层，与经典加密体系互补，共同构建量子安全通信架构。
2026-05-26 21:44:02
972
原创 ETOX（浮栅）与 SONOS（电荷陷阱）工艺对比
摘要： ETOX（浮栅）与SONOS（电荷陷阱）是NOR Flash的两种主流工艺。ETOX通过导电多晶硅浮栅存储电荷，需10-14V高电压，耐久性约10⁵次，适合大容量消费电子；SONOS利用氮化硅陷阱存储电荷，工作电压仅5-6V，耐久性达10⁶次，数据保持更优，适用于小容量高可靠场景（如车规、工业）。ETOX工艺复杂但兼容CMOS，SONOS工艺简单、成本低，嵌入式优势显著。选型时需根据容量、功耗及可靠性需求权衡。
2026-05-26 09:47:57
779
原创 HDI与普通PCB的叠层差异
本文系统解析了HDI板的结构特点与工艺逻辑：1）采用"单芯板+积层"架构，仅中间芯板承担主体支撑功能；2）积层区域严格使用PP半固化片+超薄铜箔逐层叠加，通过激光盲孔实现层间互联；3）与传统多层板的本质区别在于：普通板通过多芯板叠合扩层，而HDI板仅通过单芯板+积层工艺实现高密度互连。这种结构设计既保证了基板强度，又满足了HDI对微细线路和微小孔径的工艺要求，其中积层工艺不采用额外芯板的关键在于PP+铜箔组合更适配激光钻孔的深度控制和精细线路制作。
2026-05-25 21:43:37
313
原创 PCB的常规机械通孔与HDI工艺钻孔差异
4层通孔PCB钻孔工艺要点：1）内层芯板阶段仅钻定位孔；2）压合完成后再统一钻贯穿L1-L4的功能通孔。标准流程为：制作L2/L3芯板（钻定位孔）→叠板压合成4层结构→整板钻机械通孔→后续电镀及外层加工。关键点在于：所有信号/电源通孔必须在压合后一次钻孔，以确保层间对位精度，避免PP片流动导致孔位偏移或塞胶。与HDI工艺不同，常规4层板采用整体贯穿孔设计，不涉及分层盲埋孔。
2026-05-25 21:39:04
322
原创 HDI 高密度互连板阶数的深度理解
摘要：高密度互连板（HDI）通过激光微孔和积层工艺实现高密度布线，其阶数划分依据独立积层压合和激光盲孔制程次数。1阶HDI（1+N+1叠构）适用于基础需求，2阶（2+N+2）性价比最优，3阶以上（3+N+3等）满足高密度互连需求。任意层互联HDI实现任意层互连，布线密度最高。选型需权衡成本与性能，1阶适合基础应用，2阶广泛使用，3/4阶满足高端需求，任意层互联适用于顶级设备。
2026-05-25 21:25:41
794
原创 DDR专题-CK 时钟、MT/s 与带宽的关系
核心关系： 数据传输速率(MT/s) = CK时钟频率(MHz) × 2。带宽 = (2133 × 64) ÷ 8000 ≈ 17.06 GB/s。带宽(GB/s) = (MT/s × 64) ÷ (8 × 1000)意思：每秒百万次数据传输，是DDR内存的实际数据传输速度单位。CK时钟频率 = 2133 ÷ 2 = 1066.5 MHz。DDR 是双倍数据率，一个时钟周期传输 2 次数据。2133MT/s 对应的 CK 时钟计算。64位单通道理论带宽计算公式。与 CK 时钟频率的关系。
2026-05-25 13:19:34
526
原创 倒 F 天线 (IFA/MIFA) 原理深度解析
倒F天线（IFA）凭借其紧凑结构和优异性能成为消费电子与物联网领域的主流天线方案。本文从传输线驻波理论出发，解析IFA天线的工作原理：通过水平辐射臂、馈电点和接地短路枝节三个核心部件，依托PCB地平面实现高效辐射。接地端口是IFA设计的精髓，它构建稳定电流回路、锁定50Ω阻抗匹配点、实现小型化并拓宽工作带宽。文章详细阐述了IFA的驻波分布规律、两种电气边界条件（开路与短路）的作用机制，以及天线发射/接收过程的关键要点，最后总结了接地端口在解决传统单极天线工程难题中的核心作用。
2026-05-24 22:25:55
2156
原创 HFSS的Solution type及其激励端口设置规则
本文系统梳理了Ansys HFSS电磁仿真中的关键技术要点：1）辐射边界条件设置规范及其与PML边界的差异；2）6种求解模式的适用场景，重点对比了DrivenModal与DrivenTerminal在PCB天线仿真中的异同；3）详细解析了波导端口与集总端口的核心原理差异及工程选型建议；4）提出了集总端口参考面设置的标准化流程与关键注意事项。针对PCB板载天线仿真，推荐终端驱动+集总端口的标准组合方案，并给出了具体设置方法与参数匹配原则，为工程实践提供系统指导。
2026-05-24 21:07:48
578
原创 串联谐振Q值与带宽公式推导
电流幅值下降为最大值1221时对应的上下频率之差，即为3dB 带宽 BW。IUR2ωL−1ωC2IR2ωL−ωC12UI0URI0RU令II012I0I21RR2ωL−1ωC212R2ωL−ωC12R21R2ωL−1ωC22R2R2ωL−ωC122R2ωL。
2026-05-24 07:58:48
499
原创 射频信号隔离度量化分析及优化措施
本文研究了2.4GHz射频PCB设计中非平行无重叠布线对隔离度的提升效果。通过对比同轴线和FR4微带线的平行与非平行布线性能，发现取消平行走线可带来15-35dB的隔离增益。同轴线采用非平行布线后隔离度可达75dB以上，微带线则需配合5W间距、完整地平面等措施才能达到70-80dB。研究证实平行布线是射频隔离恶化的主因，建议采用正交交叉、斜向错位等非平行布线方式，并给出了具体设计规范，包括禁止长距离平行走线、优先90°正交交叉等优化措施。
2026-05-23 15:08:22
1129
原创 接地金属屏蔽罩的作用及原理
金属屏蔽罩在2.4GHz射频衰减器应用中具有两大核心功能：一是通过法拉第笼效应和涡流损耗实现内外电磁双向隔离，阻断外部干扰入侵和内部辐射外泄；二是重构腔体内部电磁环境，通过约束传播路径、多次反射损耗和降低寄生电容，将输入输出端口隔离度从60dB提升至75-85dB，解决高衰减器旁路失效问题。两项功能协同作用，既保障系统电磁环境稳定，又确保衰减器性能充分发挥，是射频电路实现高隔离设计的关键结构。
2026-05-23 14:50:30
642
原创 射频线/PCB微带线隔离机理与高衰减器屏蔽设计
本文系统分析了2.4GHz射频设计中的关键问题，重点辨析了屏蔽效能(SE)与线间隔离度(ISO)的概念差异。研究表明，常规线缆工况下ISO≠2×SE，因高频趋肤效应导致屏蔽层外壁泄漏电流成为串扰主因。文章提出了平行同轴线缆隔离度经验公式，指出80dB衰减器失效源于旁路耦合损耗不足，并揭示了屏蔽罩通过涡流耗散和电场分流抑制耦合的机理。最终推荐一体式全包屏蔽方案，可提升隔离度至75-85dB，确保衰减器性能正常发挥。研究结果为射频硬件开发提供了完整的设计规范和解决方案。
2026-05-23 14:22:36
802
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人