RISC-V spec学习记录

accelerator指可编程的固定功能单元

risc-v accelerator可将I/O加速器从主应用程序核心剥离出来

risc-v系统级组织即可是单核微控制器，也可是多核共享内存服务器节点的，可以模块化开发，在各个子系统之间提供隔离。

risc-v程序行为取决于它运行的执行环境，执行环境接口（EEI）定义程序的初始状态，环境中hart的数量和类型，包括hart支持的特权模式，内存和I/O区域的可访问性和属性，在每个hart上执行的所有指令的行为(即ISA是EEI的一个组成部分)。以及在执行过程中引发的任何中断或异常的处理，包括环境调用。环境影响评估的例子包括Linux应用程序二进制接口(ABI)或RISC-V管理器二进制接口(SBI)。RISC-V执行环境的实现可以是纯硬件、纯软件，也可以是硬件和软件的组合。

RISC-V实际上是一个相关的ISA家族，目前有四个基本的ISA。每个基本整数指令集的特征是整数寄存器的宽度和相应的地址空间的大小以及整数寄存器的数量。

尽管64位地址空间对于更大的系统来说是必需的，但是32位地址空间在未来的几十年里对于许多嵌入式和客户端设备来说仍然足够，并且对于降低内存流量和能源消耗是可取的。此外，32位地址空间对于教育用途也足够了。最终可能需要更大的128位平面地址空间，这依然可以在RISC-V ISA框架中容纳。

RISC-V中的四个基本标准被视为不同的基本标准。一个常见的问题是，为什么没有一个ISA，特别是，为什么RV32I不是RV64I的严格子集?一些早期的ISA设计(SPARC、MIPS)在增加地址空间大小以支持在新的64位硬件上运行现有的32位二进制文件时，采用了严格的超集策略。

XLEN表示以位为单位的整数寄存器的宽度(32或64)。RV32I on RV64I

执行每条RISC-V机器指令都需要进行