-- Quartus II VHDL Template
-- Basic Shift Register
library ieee;
use ieee.std_logic_1164.all;
entity simpleDome is
port
(
a,b,c,d : in std_logic;
x,y,z : out std_logic
);
end entity;
architecture rtl of simpleDome is
begin
x <= c or d;
y <= a and b;
z <= a or b;
end rtl;
My First Quartus II VHDL Template
最新推荐文章于 2021-06-17 16:01:14 发布
本文详细介绍了使用Quartus II和VHDL进行基本移位寄存器设计的过程,包括代码实现和原理解释。
540

被折叠的 条评论
为什么被折叠?



