DSP28_Ev.h头文件说明（三）

3. 捕获单元寄存器

表3. EVA Capture寄存器映射地址表

3.1. CAPCONA寄存器

Bit(s)	Name	Description
15	CAPRES	捕获单元复位位，读为0 0 所有捕获单元寄存器重置为0 1 无动作
14-13	CAP12EN	CAP1与CAP2使能位 00 禁用CAP1与CAP2，FIFO保留它们的内容 01 使能CAP1与CAP2 10 保留 11 保留
12	CAP3EN	CAP3使能位 0 禁用CAP3，FIFO保留CAP3 Unit的内容 1 使能CAP3
11	Reserved	读为0，写无效
10	CAP3TSEL	CAP3通用定时器选择 0 选择GP Timer2 1 选择GP Timer1
9	CAP12TSEL	CAP2和CAP1通用定时器选择 0 选择GP Timer2 1 选择GP Timer1
8	CAP3TOADC	CAP3事件启动ADC 0 无效 1 CAP3INT标志启动ADC
7-6	CAP1EDGE	CAP1的边缘检测控制 00 不检测 01 检测上升沿 10 检测下降沿 11 检测上升沿与下降沿
5-4	CAP2EDGE	CAP2的边缘检测控制 00 不检测 01 检测上升沿 10 检测下降沿 11 检测上升沿与下降沿
3-2	CAP3EDGE	CAP3的边缘检测控制 00 不检测 01 检测上升沿 10 检测下降沿 11 检测上升沿与下降沿
2	C3TRIPE	C3TRIP使能位，此位(有效时)使能禁止C3TRIP。EXTCONA(0)=1，有效；EXTCONA(0)=0，保留 0 禁用C3TRIPE，C3TRIPE不影响比较器3的输出，COMCONA(8)或PDPINT的状态 1 使能C3TRIPE，当C3TRIPE为低时，比较器3的输出为高阻态，COMCONA(8)被设为0，PDPINTA(EVAIFRA(0))设为1
1-0	Reserved	读为0，写无效

3.2. CAPFIFOA寄存器

Bit(s)	Name	Description
15-14	Reserved	读为0，写无效
13-12	CAP3FIFO	CAP3FIFO状态位 00 空 01 一个入口 10 两个入口 11 两个入口并且以捕捉另外一个，第一个入口已丢失
11-10	CAP2FIFO	CAP2FIFO状态位 00 空 01 一个入口 10 两个入口 11 两个入口并且以捕捉另外一个，第一个入口已丢失
9-8	CAP1FIFO	CAP1FIFO状态位 00 空 01 一个入口 10 两个入口 11 两个入口并且以捕捉另外一个，第一个入口已丢失
7-0	Reserved	读为0，写无效

3.3. CAP1FIFO寄存器
3.4. CAP2FIFO
3.5. CAP3FIFO
3.6. CAP1FBOT
3.7. CAP2FBOT
3.8. CAP3FBOT

每个捕捉单元都有一个专用的2级深度FIFO堆栈，顶层堆栈由CAPxFIFO组成，底层由CAPxFBOT组成。第一次捕捉到引脚发生的指定变化时，捕获单元将捕捉所选用计数器的计数值，并把该值写入FIFO堆栈的上层寄存器（如果堆栈为空）。如果在第一次捕捉的值读取之前发生第二次捕捉，一个新的捕捉值会被送入底层寄存器。