iSupreme的博客

1.阻塞性赋值语句阻塞性赋值语句操作符号为“=”语法格式为：变量=表达式；例如：b=a；阻塞性赋值语句特点如下：①在串行语句块中，阻塞性赋值语句按照先后的顺序进行，在并行语句块中，阻塞性赋值语句没有先后顺序，一同执行（即并行执行）②阻塞性赋值语句的执行顺序是：先将等号右边的值赋给等号左边，与仿真的时间没有关系。对于赋值的顺序举个例子：b=a；c=b；赋值的前后顺序就是：先将a的值赋给b，然后在将b的值赋给c。2.非阻塞性赋值语句非阻塞性赋值语句操作符号位：<=;语法格式为：变

1.算术操作符①加法（+）；减法（-），乘法（*），除法（/），取模（%）；注：算术操作结果的位宽：算术表达式结果的长度由最长操作数决定，在赋值语句下，算术操作结果的长度由操作左端目标长度决定。2.关系操作符①大于,小于，大于等于和小于等于。如果不等式成立，输出结果为真，如果不等式不成立，则输出结果为假。...

1.空白符包括空格符（\b）、制表符（\t）、换行符和换页符，在编译和综合是，空白符容易被忽略。注：加入空白符的目的就是增加程序的易读性！2.注释符：单行注释符：以“//”开始，Verilog忽略从此处到行尾的内容。多行注释符：多行注释符以/*开始，到/结束。系统自动忽略中间内容。3.标识符：在Verilog中标识符被用来命名信号名，模块名，参数名等，它可以是任意一组字母，数字，$符号和下划线符号的组合，应该注意的是，标识符字母是区分大小写的，并且第一个字符必须是字母或者下划线符号。4.数值：