手撕Verilog
文章平均质量分 92
小棉袄lov
芯片验证工程师
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
备战2021数字IC暑期实习&秋招-Verilog手撕代码篇【1】
Problem1: 序列检测Description检测序列“1010110”,检测到该序列时输出高脉冲使用Moore型状态机和Mealy型状态机实现序列的重复检测和非重复检测 使用移位寄存器实现,重复检测和不重复检测系统架构(输入输出):关于moore型和Mealy型状态机结构图如下:Solution1:FSM1、序列1010110的非重复检测Moore型状态机和Mealy型状态机状态转移图如下:画出状态转移图后,自然的,代码也就出来了,这里采用三段式FSM,原创 2021-04-05 22:23:00 · 1183 阅读 · 2 评论 -
HDLBits Coding
HDLBits Coding前言最近主要忙于准备数字IC方向暑期实习+秋招的事,在互联网领域卷中卷的今天,IC行业在近两年国家的大力扶持下也开始变得卷了起来,在哪卷不是卷呢......不过相对互联网而言,IC行业的好处是可以从事的时间会持久一些,但是一开始的起薪肯定不如互联网,由于芯片的开发周期较长,一般都是1~2年甚至更长时间,公司培养一个IC前端/后端工程师的周期也很长,都是N颗芯片砸钱砸出了资深的IC Engineer,所以很多IC大厂的主力军基本都是超过35岁的中年人,通过芯片研发与芯片一同原创 2021-03-28 16:25:05 · 446 阅读 · 0 评论
分享