利用FPGA实现IIR滤波器的多相结构设计

这篇博客算是前言吧，最近在做IIR滤波器的多相结构设计，目的是解决在较低速率的情况下，完成对高频采样信号的滤波。采用FIR的多相滤波结构，会产生较长的滤波器延迟和浪费很多的乘法器资源，而对于小的FPGA来说，资源不够丰富。同时对于极端条件下的滤波（针对可变滤波参数设计），例如低通滤波的Fp相对于采样频率来说很低，这样的滤波器如何设计。另外，还要考虑到FPGA乘法器的运行速度，如何将一个包含有延迟乘

利用FPGA设计IIR多相滤波器首先抱歉的是，最近一直在忙毕业和工作的事情，博客一直没有更新，所以就耽搁下来了，今天更新，新的一版的IIR多想滤波器设计。前一篇已经大概描述了利用IIR滤波器的大概需求，这里对本设计的重点进行描述，以便让大家在设计的时候，尽量避免一些走入一些坑。首先，说说为什么要设计多相滤波器吧。对于一些设计来说，信号的速率过高，比如有些信号的采样速率已经超过1GHz，需要进行实时处