第五章——中央处理器

包含运算器和控制器

——对指令流和数据流在时间和空间上实施正确的控制

1:寄存器

1) 通用寄存器:存放原始数据和运算结果,有的还可以作为变址寄存器、计数器、地址指针等

2) 专用寄存器:至少有5个

        程序计数器(PC)——用于存放正在执行的指令地址或接着要执行的下条指令地址

        指令寄存器(IR)——用来存放从存储器中取出的指令

        存储器地址寄存器(MAR)——用来保存当前CPU所访问的主存单元的地址

        存储器数据寄存器(MDR)——用来暂时存放由主存储器独处的一条指令或一个数据字

        状态标志寄存器(PSWR)——用来存放程序状态字

        状态标志包含状态标志(进位标志、零标志等)和控制标志(中断、陷阱等)

 

2:主要技术参数

1) 字长:单位时间内同时处理的二进制数据的位数

2) 内部工作频率

3) 外部工作频率    内频 = 外频 * 倍频

4) 前端总线频率

5) 片内Cache容量

6) 工作电压

7) 地址总线宽度——决定可寻址的最大容量范围

8) 数据总线宽度——决定了CPU与外部Cache、主存以及输入输出设备一次数据传输的信息量

 

3:控制器的组成以及基本功能

1) 指令部分:取指令并分析指令   包含程序计数器、指令寄存器、指令译码器、地址形成部件

2) 时序部件:产生一定的时序信号,保证各部件有节奏的工作

3) 微操作信号产生器

4) 中断逻辑控制

基本功能:从主存中取出一条指令,并指出下一条指令在主存中的位置;对指令进行译码或测试,产生相应的操作控制信号,以便启动规定的动作;指挥并控制CPU、主存和输入输出设备之间的数据流动

 

4:时序系统

1) 指令周期和机器周期

        指令周期指从取指令、分析取数到执行完该指令所需的全部时间;机器周期又称CPU周期,完成一个基本操作

        指令周期 = i * 机器周期

2) 节拍:一个机器周期内,完成若干个微操作

        统一节拍法、分散节拍法、延长节拍法

3) 工作脉冲:一个节拍内常常设置一个或几个工作脉冲

 

5:CPU的控制方式:同步控制、异步控制、联合控制

      联合控制:在功能部件内部同步、在部件间异步

 

6:指令运行的基本过程

      取指令阶段——分析取数阶段——执行阶段

      指令微操作序列:每条指令都被分解成一序列时间上先后有序的最基本最简单的微操作

 

7:微指令编码法——操作控制字段的编码方法

1) 直接控制法:一个位控制一条微指令,因此有多少微指令,控制字段就需要有多少位

2) 最短编码法——有N条微指令,则控制字段长度L>=log2N即可

3) 字段编码法:将控制字段分为若干段,段内采用最短编码法,段间采用直接控制法

 

8:微程序控制器——控制存储器、微指令寄存器、微地址形成部件、微地址寄存器

      一条机器指令对应一个微程序,从而微程序数 = 机器指令数 + 公用的微程序数

 

9:地址形成

1) 微程序入口地址:一级功能转换、二级功能转换、PLA电路实现

2) 后继微地址

        1) 增量方式

        2) 断定方式:直接给定高位部分(确定区域),测试判定低位部分

 

10:指令执行的控制方式:顺序方式、重叠方式、先行控制方式及流水线控制方式

1) 顺序方式:各条机器指令之间顺序串行的执行,即执行完一条指令后才可取下一条指令来执行,控制简单,但速度慢

2) 重叠方式

        一次重叠,取指K+1和执行K在时间上重叠,需要增加一个指令缓冲器

        二次重叠,取指K+2、分析K+1、执行K重叠起来

        当遇到转移、转子指令和各种中断,或者遇到第K条指令的执行结果正巧是第K+1条指令的操作数的情况时,此时重叠就失败了

3) 先行控制原理

        虽然“分析”和“执行”阶段之间有等待的时间间隔,但各自的流程中却是连续的

4) 流水线:将一个较为复杂的处理过程分成m个复杂程度相当、处理时间大致相等的子过程,每个子过程由一个独立的功能部件来完成

 

注意:指令和数据都存放在主存,如何识别从主存储器中取出的是指令还是数据

1) 取指令或数据时所处的机器周期不同,取指周期取出的是指令,分析取数或执行周期取出的是数据

2) 取指令或数据时的地址来源不同,指令地址来源于程序计数器,数据地址来源于地址形成部件

### 计算机组成原理第六章:中央处理器讲解与知识点 #### 6.1 中央处理器(CPU)概述 中央处理器是计算机的核心部件之一,负责执行指令并控制整个系统的操作。CPU的主要功能包括取指、译码、执行和访存等基本过程[^1]。 #### 6.2 CPU内部结构 典型的CPU由控制器、运算器(ALU)和其他辅助寄存器构成。这些组件协同工作完成各种计算任务。具体来说: - **控制器** 控制数据路径中的信号流动,并协调各部分的操作顺序; - **ALU(算术逻辑单元)** 执行加减乘除及位移等基础运算; - **通用寄存器组** 提供临时存储空间给当前正在运行的应用程序使用; 此外,在现代高性能微处理器中还会集成缓存(cache),以减少访问内存所需的时间延迟。 #### 6.3 流水线技术及其优化措施 为了提升性能,许多当代CPU采用了流水线架构——即将一条完整的指令分解成多个阶段分别处理。然而这也会带来一些潜在的风险如结构性冲突、数据依赖性和分支预测错误等问题。针对这些问题可以通过增加硬件资源数量、调整调度算法等方式来进行缓解[^2]。 #### 6.4 指令周期分析 每条机器语言级别的命令都需要经过若干个子步骤才能最终被执行完毕。通常情况下分为五个主要环节: 1. 取址(Fetch): 获取下一条待执行的指令地址; 2. 解码(Decode): 对取出后的二进制编码形式做进一步解析得到实际含义; 3. 寻址(Addressing): 如果涉及到读写外部设备,则需确定目标位置; 4. 执行(Execute): 实施具体的动作比如加载/保存数值到特定寄存器内或是进行某种类型的数学变换; 5. 写回(Write Back): 将结果更新至相应的位置上; 以上就是关于《计算机组成原理》第六章“中央处理器”的主要内容介绍。 ```python def cpu_pipeline_simulation(): stages = ["Fetch", "Decode", "Addressing", "Execute", "WriteBack"] for stage in stages: print(f"Now processing {stage}...") cpu_pipeline_simulation() ```
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值