4、多千兆位光数据通信的CMOS多通道单芯片接收器系统级规格解析

多千兆位光数据通信的CMOS多通道单芯片接收器系统级规格解析

1. 系统级要求概述

在高速应用场景下，速度要求迫使设计者让设备在高过驱动（$V_G - V_{T0}$）电压下运行。然而，当与双极型实现方案对比性能时，单个设备的增益逐渐成为一个关键问题。

为了使光输入/输出（I/O）成为电气接口的可行替代方案，需要在严格的系统约束下，用光接收器和发射器替换奔腾级芯片上的数百个数据焊盘。高性能微处理器系统对设备参数变化的鲁棒性、对电源电压变化的耐受性、在因系统功耗导致的高温环境下的运行能力，以及对电源和衬底噪声（尤其是开关噪声）的最小敏感性都有要求。此外，外形尺寸、硅面积和每链路功耗也是需要最小化的关键问题。

以下是一些具体的对比和要求：
- 技术选择标准 ：通常认为技术的$f_T$必须比接收器的数据速率$f_B$大十倍。例如，在$V_{DS} = V_{DD}$时，满足$f_T > 4 f_B$和$f_{max} > 5 f_B$的标准。
- 面积要求 ：光接收器占用的裸片面积，按数据速率缩放后（可称为每千兆位每秒的面积），应与等效电气I/O接口相当或更小。以一个每通道数据速率为2.5 Gb/s的多通道接收器为例，其采用0.18 µm数字CMOS制造技术实现。相比之下，电气高速I/O通常使用低压差分信号（LVDS），如以800 Mb/s运行。在先进技术中，键合焊盘面积可小至50×50 µm²，间距为60 µm（交错配置时可低至40 µm）。
- 功耗要求 ：微处理器通常将约20%的功耗用于I/O通信。对于高密度链路和未来设计中对