QUARTUSError （13452）：模块“altera_pll_reconfig_top”没有名称为“WAIT_FOR_LOCK”的参数。

        在QUARTUS18.0PRO中，调用iopll_reconfig ip核后编译出现报错：Error （13452）：pll_hdmi_reconfig.v（35）的 Verilog HDL 模块实例化错误：模块“altera_pll_reconfig_top”没有名称为“WAIT_FOR_LOCK”的参数。

        在intel官网中对该问题是如下描述：

但描述并不清晰，有些模糊，因此并不能解决编译报错的问题。

解决方法如下：

进入setting，进入后选择file

选择调用的iopll reconfig ip文件，并选择remove，将调用的iopll reconfig ip文件从工程文件中删掉

删掉后重新添加iopll reconfig ip，但注意，此时添加的不再是iopll reconfig ip文件，而是qip文件，

将iopll reconfig ip的qip文件添加后重新编译即不再报错。