分频后的状态转换问题

可综合的代码写出来了，在2分频的情况下模拟一切正常，于是想尝试一下多分频，本以为加上一个计数寄存器与时钟进行同步计数，当计数到溢出scl反转来实现分频。可是修改代码后发现，从状态机不听话了，不以scl为时钟进行状态转换而是以clk为时钟。经过多次debug后发现了原因：在运行过程中主状态机以clk为时钟进行状态转换，从状态机以scl为时钟进行转换。原来的2分频时钟中，在scl为低电平周期时，clk走一个完整周期，从状态机在此时进行状态转换，然后clk走一个完整周期，当从状态机再次进行状态转换时，scl已经进入了下一个低电平周期，所以不存在在一个scl多次转换状态的现象；当改为4分频或者更多的时候，scl的一个低电平周期中会有多个clk完整周期，由于只指出状态转移的条件是scl为低电平，所以从状态机就在scl低电平周期内不停的转换状态。解决方法也很简单，就是修改状态转换条件。除了指出scl为低电平还要指出在低电平的什么时刻，这样就做到既实现分频又保证正确的转移状态。