hemlok的博客

【代码】verilog可用的FSDB dump命令。

当在版本库中设置了这个属性，任何检出（checkout）或更新（update）操作将会保留文件的可执行位，这意味着在Unix-like系统中文件会具有可执行权限。现在，checkout或up这个文件，该文件都将保留可执行权限。首先，需要在命令行中定位到你的工作副本目录。SVN中，文件的属性可以通过。

实际上，编译器可以在第一遍解析时记录下所有的类成员（包括静态成员和函数），并不立即求值或执行初始化表达式。然后，在所有的声明都被解析之后，编译器可以回过头来处理静态成员的初始化表达式。此外，SystemVerilog的编译器可能会采取一些宽松的策略来允许在类定义内部出现此类前向引用，特别是在处理静态成员和静态函数时。这种行为可能是特定于SystemVerilog的编译器的，因为在类似C++这样的语言中，这通常不被允许。变量，意味着它是类的一个静态成员，与类的任何实例无关，且在所有实例之间共享。

↑很明显不能直接使用变量来放进宏里面去转。

JESD209-5B中，link-ecc仅仅是一个可选的功能；另外，即使器件支持link-ecc功能，在WCK小于等于1.6GHz(≤ 3200Mbps)的情况下，也没必要支持（从这个描述可以看出，link-ecc主要是用来解决链路传输失效）。

使用$name或可以插入变量的值。当变量未设置时，插入默认值或空字符串。当变量未知（即变量名未定义）时，插入变量名并将其转换为占位符。

这个很好理解，即正则表达式匹配字符串；如果匹配成功，uvm_re_match将返回0， 否则其他值均为匹配失败；

LPDDR5/5X 器件，协议上支持多个bank架构可静态配置；配置在MR3：模式说明协议要求速率要求BLBG模式每CH 4BG， 4BALPDDR5/5X>3200MbpsBL16 & 328B模式每CH 8BALPDDR5任何速率BL3216B模式每CH 16BALPDDR5/5X<=3200MbpsBL16 & 32。

LPDDR5和DDR协议有些不同，BL/n协议上定义为Effective Burst Length，见下表：

x8模式，顾名思义即一个通道只出8bit DQ。优点：DQ IO数量更少，减少封装尺寸；同样DQ IO功耗也会低一半；缺点：DQ IO数量更少，带宽也小一半；总结：适用于小面积，低带宽的应用场景。

my_ext ext;string str;endclass。

在java是一个很常见的语法， 但是芯片开发工程师几乎没有用过它；sv 2012版本引入了和implements语法，这样能实现多态性；但是当时UVM已经开发的差不多了，没有使用这种语法。C1 c1;C2 c2;c1 = new;c2 = new;// 可以使用interface class类型的引用来引用任何实现了该接口的类对象ic = c1;ic.print();// 输出 "C1::print"

经典的UVM验证环境中，sv interface是连接DUT和验证环境的桥梁；module TOP;//实例化interface.data (dut_if.data), //连接DUT和interface的对应端口。。。等等endendmodule对于BT规模的验证而言，这种方式很OK；例化和连接无法复用。在ST或者SOC验证中， 各个VIP或者agent都必须手动例化并连接；整个系统中有那么多模块，对应更多的端口，光例化连接VIP就会消耗大量的精力。

一个简单的DMA， 寄存器如下所示；

以下是SystemVerilog中运算符的优先级列表，按照从高到低的顺序排列：***/%+->>=