FPGA的一些心得

1.相同的想法，在两个不同语言间的表述，能够表达同样的意思，但不要混淆。

VHDL:

    x0a_out(0)        <=  '1' WHEN (product_id = "0011") ELSE  '0'  ;

Verilog：

  assign fan_g_f_n = fan_state_reg != 0 ? 1'b1 : 1'b0;