打开拷贝的 ise工程，无法打开/编辑fir ip问题

最新推荐文章于 2024-03-09 18:29:38 发布

原创最新推荐文章于 2024-03-09 18:29:38 发布 · 1.6k 阅读

2 ·

CC 4.0 BY-SA版权

文章标签：

#verilog #fpga

当ISE工程中的IP如fircompile依赖于绝对路径的*.coe文件时，若缺少该文件会导致IP报错并重置为默认配置。解决方法包括：一是在本机创建相同路径并调整为相对路径；二是删除IP并重新创建，确保调用文件位于ipcore_dir下。建议使用相对路径以避免拷贝问题。

原因及现象：其中含有 fir compile等ip，且ip中调用的系数文件(*.coe)在绝对路径下。如果本机无此文件，则此ip打开会报错，且其中配置均变为默认值。重新编辑后再打开依然报错！更改无效！
打开ip时的报错
解决方法：
解决方法1：在本机建立相同路径的工程文件夹，打开后重新编辑调用文件路径，更改路径为默认位置（当前工程的ipcore_dir文件夹下），这样更改路径变为相对路径，拷贝后不会再有此问题。

解决方法2：删除这个ip，重新创建ip，注意调用文件放到ipcore_dir文件夹下

在这里插入图片描述

提示：ise中使用ip时，如果需要调用文件，需调用相对路径下的文件，最好将调用文件放到所在工程的ipcore_dir文件夹下
如果电脑中没有那个磁盘，可插入u盘，在我的电脑→磁盘管理中将u盘改为相应的磁盘，再创建相同路径的工程文件夹

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

hclrda

关注关注

0
点赞
踩
2

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

ISE14.7添加IP核后配置界面消失问题的永久解决方案

HackWhisper的博客

08-08

1461

打开ISE14.7安装目录中的“ISE_DS\ISE\lib\win32\iseconfig.exe”（如果是64位系统，打开“ISE_DS\ISE\lib\nt64\iseconfig.exe”）。关闭ISE Configuration界面，并打开Windows的环境变量设置界面（右键单击“计算机”图标，在弹出的菜单中选择“属性”，然后点击“高级系统设置”，再点击“环境变量”）。关闭环境变量设置界面，重新打开ISE14.7软件，重新添加IP核，打开配置界面，你会发现问题已经解决了。

Xilinx FPGA芯片命名规则

m0_46498597的博客

02-02

2937

1.1 Xilinx FPGA芯片命名规则 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）Xilinx FPGA芯片命名规则； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。 1.1.3 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。

参与评论您还未登录，请先登录后发表或查看评论

win10 安装ISE14.7 无法使用IP核

m0_46441940的博客

03-09

1387

ISE14.7无法使用IP核

打开ISEIP核里面的datesheet失败，显示C：\Program Files (x86) internet explorer\iexplore.exe http:\\www.xilinx.com

风吹梧桐的果子

09-28

1522

今天在使用ISE的时候，在建立RAM的IP，想看一下官方的datasheet，忽然发现打不开并且提示C：\Program Files (x86) internet explorer\iexplore.exe http:\www.xilinx.com…后面的就不打了图片是这样的，意思就是我们设置环境变量可以解决，或者使用浏览器打开这个网址即可！重点来了：如何解决？ 1、点击工具栏的Edit----preferences,也就是下图的界面 2、点击HTML Browser 然后我们看到如下界面，这里是我已

ISE使用中无法打开已有工程的问题

qq_52243519的博客

07-03

3031

当使用ISE打开已有文件时，弹出这样的提示框。应该是当前文件包含在含有中文的路径下造成的原因。将文件或文件的副本保存在不含中文的路径下，选择“File”-“Open Project”-选择新路径下的文件，即可正常打开。 ...

win10 系统上用 ISE14.7 时，调用 PLL IP 核后无法弹出配置参数的窗口

m0_73360285的博客

12-20

1026

自己遇到这个问题的原因是在环境变量中添加了VIVADO的bin路径，导致了ISE ip核配置参数界面没法弹出，后来在环境变量中把vivado路径删除之后，又可以正常使用了。

FIR IP核使用数据手册

08-01

**FIR IP核使用数据手册**是Xilinx公司提供的针对其FIR Compiler v7.2 LogiCORE IP的详细指南，适用于ISE和Vivado设计环境。FIR（Finite Impulse Response）滤波器是一种数字信号处理技术，常用于通信、音频处理、...

fir_bandpass.zip_FIR算法入门_ISE设计滤波器_fir fpga_fir vhdl_ise滤波器

07-15

总之，"fir_bandpass.zip"包含了一个适合初学者的FIR滤波器设计实例，通过学习这个项目，不仅可以掌握FIR滤波器的原理，还能熟悉FPGA设计流程，尤其是使用ISE工具和VHDL编程。这是一条很好的进入数字信号处理和FPGA...

ISE的FIR IP核实现

你是路啊你的博客

01-15

2029

IP核参数设置滤波器系数产生和Quartus不一样，Vivado的FIR Compiler没有提供设计FIR滤波器和生成滤波器系数的功能，因此需要使用MATLAB等其它工具设计好滤波器再将系数导入到IP核中。有两种方法： 1、MATLAB的FDATOOL工具在设计好滤波器后，可以直接生成IP核需要的coe文件： matlab的命令行输入filterDesigner打开滤波器设计工具，设计合适的滤波器后记得选fix point，然后导出coe文件 [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下

FIR IP滤波器系数重加载技术方法

热门推荐

彬彬有礼的专栏

06-15

1万+

今天想产生一个16384点的FFT核，使用的是ISE10.1，然而总是出错，错误如下：Generating IP...WARNING:sim:216 - The chosen IP does not support a VHDL behavioral model, generating a VHDL structural model instead.WARNING:sim:217 - The

ISE14.7无法生成DDS IP核的解决办法

坚持

05-31

3287

"E:/*/ipcore_dir/tmp/./_cg/_dbg/./dds_compiler_v4_0/sin_cos.vhd" line 228: Real operand is not supported in this context. ERROR:sim -ERROR:sim - Process will terminate. For technical support on this issue, please open a WebCase with this project attached .

别的电脑上的ISE工程放到本电脑上后使用ModelSim仿真时出错的解决办法

彬彬有礼的专栏

10-03

7501

题目：别的电脑上的ISE工程放到本电脑上后使用ModelSim仿真时出错的解决办法是否有这样的经历：别人的ISE工程传给你，然后你打开修改后使用ModelSim仿真时会报错，无奈之下只能重新编译一下库，即点击芯片型号，然后执行Compile HDL Simulation Libraries命令，如图所示：编译一次库要花很长时间的，但我们知道，电脑上安装ISE和ModelSim后第一次使

ISE打开verilog工程无法显示源文件问题

彬彬有礼的专栏

02-18

9697

本文介绍了ISE使用中两个常犯的错误：1， windows 主题选择不对；2，工程保存路径中含有中文

ISE 14.7 无法启动：segmentation fault (code dump)

weixin_44681954的博客

05-01

859

解决ISE启动出现segment fault的问题

matlab生成fir系数coe，ISE生成fir的IP核，并调用coe文件，ISE仿真后，将结果用matlab仿真

swang_shan的博客

09-05

5640

%第一步： fdatool生成滤波器系数，将其量化，并用plot查看幅频响应。 N=16; %量化位数，即2的指数 Fs=184320000;%量化滤波器系数 Q_hb1=round(hb1/max(abs(hb1))*(2^(N-1)-1)); hn=Q_hb1;%求滤波器的幅频响应 m_hb1=20*log(abs(fft(hb1,1024)))/log(10);m_hb1=m_hb1-m...