hanshuizhizi的专栏

Verilog 位拼接运算符语法要点总结Verilog位拼接运算符{}语法回顾要点总结Verilog位拼接运算符{}语法回顾 verilog中{}运算符用于“拼接”多个变量或者常量，基本用法如下：1、变量的拼接wire a[3:0], b[4:0];wire c[7:0];assign c = {a, b};2、变量与常量的拼接wire b[4:0];wire c[7:0];assign c = {3’d5, b};注意上面的常数5必须指明位宽，否则将出错。例如，不能试图通过下