- 博客(3)
- 收藏
- 关注
RSS订阅原创 Z7的级联与独立模式
场景推荐模式原因首次烧录 Flash（Flash 空）级联模式需通过 PL_JTAG → DAP 烧录 Flash（Flash 在 PS 侧）。PS+PL 同时调试级联模式一根线即可访问 DAP+TAP。PL 与 PS 分离调试（双 JTAG 线）独立模式PL 与 PS 各自独立链路。PL 需独立启动或高可靠性场景独立模式PL 不依赖 PS 的配置链路。
2026-10-05 23:18:20
289
原创 FPGA的DDR3设计与测试
FPGA连接DDR3时，地址线与控制线必须独占一个Bank，数据线必须分配至相邻Bank，且三者需构成垂直连续的3个HP Bank。这一规则源于FPGA的I/O架构限制和DDR3协议对信号完整性的严苛要求，不可通过软件约束规避。实际设计中，应优先使用MIG工具自动分配引脚，并通过其验证功能确保Bank分组合规。片上终端（ODT）
2026-10-05 23:09:27
163
原创 Xilinx fpga 启动国产
加载过程中，FPGA内部振荡器生成配置时钟（CCLK），数据通过串行或并行接口写入内部SRAM。配置数据加载完成后，FPGA内部逻辑根据比特流完成配置，INIT_B信号上升表示FPGA准备好接收数据，DONE信号上升表示配置完成并通过CRC校验。此时，FPGA进入用户模式，I/O端口激活，内部SRAM可用于数据存储或FIFO操作，FPGA开始正常运行。FPGA上电后，内部逻辑和存储器首先进行初始化。上电后，INIT_B信号通常为低电平，表示FPGA尚未准备好接收配置数据，等待电源稳定和复位完成。
2026-10-05 22:48:05
237
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人