- 博客(14)
- 资源 (3)
- 收藏
- 关注
RSS订阅
原创 avr开发板开发项目日记（一）
今天9月25号，现在已经是夜晚十点多了。我们按照原计划完成了我们零一电子工作室的logo设计和一部分测试程序代码。我们都是大四的学生了，
2013-09-26 22:42:32
768
原创 记2013年国赛
国赛结束到现在已经有一段时间了,自己经过了国赛培训和比赛的四天三夜，虽然不能说得到了一个飞跃的进步，但是至少享受了这个过程和基础知识学得更扎实了。暑假期间： 大三暑假估计也是学生时代的最后一个暑假了，我和同班另两个同学临时组队报名参加了这次的全国大学生电子设计大赛。其中一个队友（杨锦朝）是我大一到大三一起合作做作品的队友，另一个队友（张炜杰）是我从来没和他一起合作过的。而我也成为了我们队
2013-09-26 19:29:52
1357
原创 DDR仿真
本文主要完成DDR PCB后仿真，主要完成layout文件的导入，DDR SI设置，DDR SI参数的提取再到si参数导出到原理图进行仿真。
2026-06-04 07:46:47
303
原创 Pll类型区别
Fpga Pll一般有两种类型，一种是ring和lc类型，ring类型是环型振荡器用反相器搭建的，利用三级反相器级连，让电路产生振荡，不同频率是通过控制反相器的电压或者电流控制频率。该振荡器调谐范围广，容易锁定，但是针对lc振荡器抖动偏大。Lc pll是使用电感和电容产生谐振频率，1/2*pi sqrt(lc),通过改变电容值产生不同的频率。优势是低抖动，但是锁定时间偏长。常用于qpll,serdes时钟。
2026-01-30 00:38:30
178
原创 【无标题】
Hfss过孔仿真，反焊盘和孔距仿真如下，可以看到反焊盘在15半径即直径30 mil，过孔间距40mil下阻抗掉到85ohm左右，如果反焊盘在直径40mil,间距40mil则阻抗在90之上。
2025-11-05 00:05:20
144
原创 Hfss pcb走线s参数仿真
2 工程里面建立一个长方体，长方体的长宽高分别为pcb板的尺寸，设置pcb介质为fr4，同时设置介电常数4.0左右。3 同时设置地平面，地平面的坐标为长方体下面，地平面大小为长方体的长和宽。6 设置端口1和端口2,端口的长宽为pcb长宽的5-10倍。4 设置空气腔，空气腔到pcb距离大于波长的1/4。7 设置扫描参数，频率，步进频率，s参数等。5 设置pcb走线长度宽度，在pcb上层。8 运行仿真，读取s参数报告。
2025-09-21 10:38:31
721
原创 续Ksz9131千兆网link down,zynq平台
a phy跟变压器的mdi接口，4对数据线连接到rj45带变压器的插座，变压器的ct端连接在一起了，连到了一个0.1uf电容上，这里最好是独立连接，但是因为这款变压器本身内部已连接在一起，所以无法改变。b 查看pcb走线，mdi到插座之间走线，phy出来先经过一个高速插座，然后经过3inch走线到rj45插座上，阻抗控制为100ohm，等长控制在25mil以内，感觉这条路径也很短，没太大问题。phy芯片本身问题？2 根据1的结论，进一步确认mac和phy之间的rgmii正确，查看phy跟变压器之间的电路。
2025-09-14 09:12:31
255
原创 ADS仿真系列
本文介绍了HCSL时钟信号的仿真通道建立过程。以LMK时钟芯片为发送端，ZYNQ FPGA为接收端，详细说明了IBIS模型加载、PCB走线建模（MCLIN模型）、封装参数设置等关键步骤。重点阐述了仿真参数配置要求，包括时步设置需远小于信号周期（100MHz时钟对应10ns周期），以及发送端PWM信号源配置（50%占空比）。最后通过眼图分析验证了DIE端信号质量优于PIN端，指出DIE端眼图应作为最终判定依据。该流程为高速时钟信号完整性分析提供了完整解决方案。
2025-08-24 20:52:45
1794
原创 千兆网phy在zynq 识别失败
上电后，通过rj 45连接电脑网口，发现网络无法连接，无法ping 通。先排查网络phy 的上电复位时序，发现复位需要在电源起来10ms后才能释放拉高，当前不满足，修改电路后还是不能连接。由此可以推断是phy和电脑之间的phy握手失败，phy之间的通信是自发的，不需要Mac层干预，那为什么会握手失败尼？检查phy工作模式为保留模式，mode 3-0全设置为1111，目前不清楚保留模式是什么意思。紧接着，检查mdi连接rj45端，ct管脚只连接了0.1uf，这个尝试增加电容，但是还是无法连接。
2025-08-22 22:45:10
574
2
原创 USB键鼠在zynq 平台上无法识别
基于以上几点，在出现异常情况下去测试1 2 3这几点，测试发现信号都能满足信号要求，所以排除信号的问题。测试第5点，每一级的电源也没出现波动，所以重点放在上电及信号握手这里。按正常逻辑应该是控制器及phy 先准备好，然后到hub ，最后再打开dev 电源进行连接，测试如下。B hub 是其次，最后才是dev ，这里发现hub 在没准备好时(hub vbus一直拉低),dev 就先上电dpdm数据进行连接了如下图上电800ms后，这里可能会导致没连接成功从而端口disable掉变成不可用。
2025-08-15 22:43:58
346
原创 Usb 2.0识别过程
Usb2.0 传输速率主要分为低速，全速，高速三种。设备主要有hid 键盘鼠标设备，存储u盘设备等。一个完整usb识别主要分为，第一步是host 端或者hub端上电，host 端也可以认为是root hub。第三步hub端会发送se0复位信号即dp和dm都为低电平让设备复位，至少保持10ms以上。第四步复位后,host 释放复位，当检测到dp为高电平则认为设备为全速12mbps ，方检测到dm为高电平则认为设备为低速1.5mbps。第五步，进行发送同步序列，Jk码如下，发送后进行发送pid 包类型。
2025-08-10 00:22:19
585
KSZ9131RNX-Hardware-Design-Checklist-00003370A.pdf
2025-08-23
数字化语音存储与回放题目
2013-04-15
数控直流稳压电源
2013-09-25
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人