Cortex_a7_mpcore_r0p5_trm.pdf阅读总结

Cortex-A7 MPCore 技术手册简介

最新推荐文章于 2024-09-26 16:08:17 发布

转载最新推荐文章于 2024-09-26 16:08:17 发布 · 1.8k 阅读

硬件ARM 专栏收录该内容

6 篇文章

订阅专栏

本文档为Cortex-A7 MPCore技术参考手册简介，详细介绍了适用于1到4个处理器的Cortex-A7 MPCore处理器的技术规格，包括L1缓存子系统及可选的GIC与L2缓存控制器等内容。

0. Preface

Cortex_a7_mpcore_r0p5_trm.pdf，即Cortex-A7 MPCore Technical Reference Manual，是针对拥有1-4个processor的Coretex-A7 MPCore Processor。

Chapter 1. Introduction

Cortex-A7 MPCore Processor: ARMv7-A architecture，包括1~4 processors in a single multiprocessor device with a L1 cache subsystem, an optional integrated GIC, and an optional L2 cache controller.即Cortex-A7 MPCore Processor包含1~4个processor，L1 cache subsystem，GIC与L2 cache controller可有可无。

This TRM complements architecture reference manuals, architecture specifications, protocol specifications, and relevant external standards. It does not duplicate information from these sources.

即本文档是architecture reference manuals, architecture specifications, protocol specifications, and relevant external standards的补充，该文档不重复上述文档已有的信息。