48、数字可测试性设计与扫描设计解析

数字可测试性设计与扫描设计解析

1. 芯片测试的重要性与挑战

在超大规模集成电路（VLSI）的制造过程中，涉及化学、冶金和光学等一系列复杂工艺。尽管通过严格控制工艺变化能够获得经济可行的良品率，但平均仍有一定比例的芯片可能存在故障。例如，若良品率为 75%，那么就意味着约 25%的制造芯片是有缺陷的。

因此，在 VLSI 制造过程的最后，测试环节至关重要，它能够将好芯片与坏芯片区分开来。然而，测试面临着诸多挑战。一方面，如果测试不充分，可能会有故障芯片被交付给客户；另一方面，测试成本的增加会直接提高芯片的整体成本。

对于复杂系统的测试，通常需要考虑以下几个关键问题：
- 是否能够确保检测到所有故障的测试？
- 测试开发时间能否控制在经济可行的范围内？
- 测试执行时间能否足够短以保证经济性？

2. 可测试性设计（DFT）概述

可测试性设计（DFT）是一系列设计实践，旨在肯定地回答上述测试相关问题。电子系统主要包含三种类型的组件：数字逻辑、存储块以及模拟或混合信号电路，针对每种组件都有特定的 DFT 方法。

这里主要讨论数字逻辑的 DFT 技术。而内置自测试（BIST）不仅用于数字逻辑，还用于存储块。同时，一个系统（如印刷电路板或多芯片模块）由这三种组件相互连接而成，因此仅依靠组件级的 DFT 方法是不够的，还需要边界扫描和模拟测试总线等特殊技术来为系统中的组件提供测试访问。

2.1 临时 DFT 方法

逻辑 DFT 主要有两种途径：临时（ad - hoc）和结构化。临时 DFT 依赖于从经验中总结的“良好”设计实践，具体如下：
- <